怎样学好verilog？学好数字前端？

r0500s2005 · 发表于 2012-5-2 17:32:58

多写看其他人的代码在对着他的写看看跟他差在哪再改

ernesto1209 · 发表于 2012-5-5 22:53:16

学语言，简单，但要结合硬件底层的构成单元来设计电路就不是容易的事情，要考虑芯片内部构成单元之间互联，影响时序的路径，最基本的是要理清建立时间，保持时间，时钟周期等之间的关系，布局布线如何优化；再高深一些的就是约束条件如何设置，功耗如何优化。。。。逻辑设计相对简单，硬件设计要求相对高一些

caizb · 发表于 2012-5-8 22:24:29

菜鸟飘过

justmakeit · 发表于 2012-5-14 19:27:34

这路很长，打好基础吧！基础扎实学起来好点！

lk200603 · 发表于 2012-5-25 09:50:03

看对了资料，比你多花时间学习更重要

dkslc · 发表于 2012-5-25 12:30:19

还是要自己多写代码

windinclouds · 发表于 2012-5-25 19:27:05

语言代码能看懂但是感觉难点在于对电路的理解这个是需要慢慢积累的吧菜鸟一枚基础不扎实。。。

conghung2012 · 发表于 2012-5-26 00:08:07

废话啊这。

zhongjee · 发表于 2012-5-26 18:42:04

数字前端设计是很简单的,找个项目跟一下,就OK了,

tobemyself · 发表于 2012-5-26 20:51:15

回复 6# benny46

觉得你说的很有道理，不知道RTL代码综合成什么样的具体电路，写出来的代码始终停留在外行阶段。敢问高手有这样的资料可以分享一下么？

[原创] 怎样学好verilog？学好数字前端？