在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1673|回复: 2

[求助] PnR网表后仿中Hierarchy_Port逻辑不一样

[复制链接]
发表于 2020-7-24 16:56:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬:

大家好!

请教大家一个问题,现在手里的PnR网表后仿中,最终结果虽然是正确的,但是却发现有些底层模块的Port端口逻辑确实反的。formal对比通过,逻辑是等价的。和后端沟通了一下,他们说底层的Hierarchy模块的Port有可能会在PnR等原因调整时序得时候,因为插入了INV所以导致观测的逻辑反相。

但是很难理解的是,为什么在synthesize和dft后的netlist,Hierarchy Port却没有变化呢?如果说这些Hierarchy Port也无法作为有效的观测点的话,TestBench的观测点又该设置在哪里?
发表于 2020-7-25 10:05:48 | 显示全部楼层
DC/P&R tool对IO/DFF function取反是经常的操作。每个工具都用option禁止这类操作,但是可能timing/area差点点。所以LEC/sim工具能得到正确的结果。
至于观测点,最好的pattern是只观测block/chip的输入/输出。非要检测某些内部型号,在DC时可以设置set_dont_toch,然后这个SDC一直传递到P&R就搞定了。

推荐一个不错的数字IC/FPGA前段设计深度入门课(1/2节免费。话不多说,看疗效):
https://ke.qq.com/course/package/24207
发表于 2020-7-26 13:16:53 | 显示全部楼层
2楼解释的好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 15:52 , Processed in 0.015543 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表