|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
客户给出了一个IP的DDC文件，在综合时直接读入该ddc，写出whole chip的netlist文件。
在做formality时，将我们设计的RTL和客户的DDC读入作为ref，将综合出的netlist做为imp，
进行到verify时，总是报如下错误：
Error： The reference container has DDC design (s) with unmapped operators. (FM-396).
另：为了检查客户的DDC，用dc_shell读入该ddc后，直接写出verilog文件，可以看出是gtech格式的，包含
GTECH_OR2, SEQGEN, SELECT_OP......。怀疑是用到了DesignWare的内容。是不是在formality时需要设置参数啊？
请大拿指点迷津啊！ |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2015-5-2 16:22:35
