MCU总线结构中关于cache的问题

mysoul · 发表于 2020-7-15 15:20:53

您需要登录才可以下载或查看，没有账号？注册

×

因为MCU内核（M3）是不带cache版本的，并且指令bus和数据bus是分开的，因此在外部放个指令cache，但是对于cache放置的位置有疑问
放置方式一：

按这种方式放cache，就会有一个问题，DMA访问flash时，不希望cache，这样的话就会有一些问题，需要busmatrix输出的port知道是core访问还是DMA访问，从而使cache使能或者bypass掉，这样的话感觉比较麻烦，也不是很顺畅

放置方式二：

采用方式二的形式放置，就会在core和flash wrapper的通路中加入以下AHB master MUX，也觉得不是很好，影响速度

大家有什么好的建议吗

asic_service · 发表于 2020-7-15 16:46:56

在MCU core接入BUS matrix的地方加入Icache。

推荐一个不错的数字设计深度入门课（1/2节免费）
https://ke.qq.com/course/package/24207

心海的一滴泪 · 发表于 2020-7-15 16:58:02

通过地址区分呗。Cache一般都带地址范围设置的，比如A~B直接bypass，C~D访问cache等

hustzh · 发表于 2020-7-15 18:39:32

本帖最后由 hustzh 于 2020-7-15 18:40 编辑

mysoul · 发表于 2020-7-15 19:07:13

asic_service 发表于 2020-7-15 16:46
在MCU core接入BUS matrix的地方加入Icache。

推荐一个不错的数字设计深度入门课（1/2节免费）

cache不是一般都靠近flash这边么，为何要放在core和busmatrix之间昵？

mysoul · 发表于 2020-7-15 19:09:51

心海的一滴泪发表于 2020-7-15 16:58
通过地址区分呗。Cache一般都带地址范围设置的，比如A~B直接bypass，C~D访问cache等 ...

通过地址区分core访问和DMA访问？貌似对AHB master这边区分不了吧。busmatrix输出的address范围也只能是flash所在的区域

mysoul · 发表于 2020-7-15 19:12:27

hustzh 发表于 2020-7-15 18:39

能解释一下么，为何放在core和busmatrix之间？

hustzh · 发表于 2020-7-16 10:50:43

mysoul 发表于 2020-7-15 19:12
能解释一下么，为何放在core和busmatrix之间？

cache一般都是cpu私有知乎有专门介绍的 https://zhuanlan.zhihu.com/p/109919756

asic_service · 发表于 2020-7-16 11:29:19

按你说的，DMA不需要cache，可以推定DMA访问比较随机，没有cache的必要。
基于此，放在MCU core 跟BUS之间有如下好处：
1：解决了DMA不需要cache的干扰
2：减少CPU访问BUS的改概率，提高BUS的有效利用率，降低功耗。

mysoul · 发表于 2020-7-17 10:06:56

asic_service 发表于 2020-7-16 11:29
按你说的，DMA不需要cache，可以推定DMA访问比较随机，没有cache的必要。
基于此，放在MCU core 跟BUS之间 ...

嗯嗯，有道理，昨天给core到flash和外部的memory单独开了一条cache的路径，和busmatrix隔开了

账号		自动登录	找回密码
密码			注册

[讨论] MCU总线结构中关于cache的问题