FPGA生成bitfile问题

夏尔 · 发表于 2020-7-24 09:08:14

您需要登录才可以下载或查看，没有账号？注册

x

请问有没有用过FPGA来验证芯片功能的，生成bitfile的约束文件要怎么弄？

kka · 发表于 2020-7-24 10:19:08

先看你的FPGA tool是使用哪一間?
ISE,VIVADO,Altera ?

夏尔 · 发表于 2020-7-24 11:24:12

kka 发表于 2020-7-24 10:19
先看你的FPGA tool是使用哪一間?
ISE,VIVADO,Altera ?

ISE 的

hanyusky10 · 发表于 2020-7-24 13:51:25

之前做过，主要就是管脚约束还有就是时钟的约束。一般时钟的约束是降频后的。。

[原创] FPGA生成bitfile问题