verilog的force强制赋值内存出错

kk2009 · 发表于 2020-7-15 00:09:04

erli 发表于 2020-7-14 14:19
是只能force memory的输出吗？

当然你也可以force 输入。测试bist，随便哪个都是可以的。

因为你的目的是为了验证bist是否有效而已，输入/输出都无所谓。

janlesion · 发表于 2020-7-15 08:32:20

你用的是什么工具，mem定义的是什么类型？我这都可以这样force，编译不会报错啊

erli · 发表于 2020-7-15 09:02:13

janlesion 发表于 2020-7-15 08:32
你用的是什么工具，mem定义的是什么类型？我这都可以这样force，编译不会报错啊 ...

用的vcs呢

erli · 发表于 2020-7-15 09:03:40

kk2009 发表于 2020-7-15 00:09
当然你也可以force 输入。测试bist，随便哪个都是可以的。

因为你的目的是为了验证bist是否有效而已，输 ...

好滴，明白了，谢谢啦

janlesion · 发表于 2020-7-28 08:44:13

erli 发表于 2020-7-15 09:02
用的vcs呢

mem是不是定义logic类型?如果是reg类型,肯定可以的

erli · 发表于 2020-7-28 08:53:22

janlesion 发表于 2020-7-28 08:44
mem是不是定义logic类型?如果是reg类型,肯定可以的

是定义的reg型的呢

wengwenwen · 发表于 2020-7-29 14:26:06

学习了

[求助] verilog的force强制赋值内存出错