综合过程中出现loop对于设计r如何修改

736605028 · 发表于 2020-6-9 14:56:44

您需要登录才可以下载或查看，没有账号？注册

x

DC 提示出现LOOP
这段代码应该如何修改？？？？？
小白请教！！！！

asic_service · 发表于 2020-6-9 16:09:36

这个是仿真用的behavior model。综合需要调用对应的db/lib 文件。
具体可以看如下课程的讲解，含DC综合实例脚本与讲解（第10课原理，第11课实例）。
https://ke.qq.com/course/package/24207

wjx197733 · 发表于 2020-6-9 16:12:48

看到楼主的贴子，我也趁机学习一下：for循环是可综合语句吗？

vitohong · 发表于 2020-6-10 09:08:41

如果是實際電路,你用for ,可能完全沒考慮
面積成本,

實驗玩玩,到是可以

736605028 · 发表于 2020-6-10 11:35:02

wjx197733 发表于 2020-6-9 16:12
看到楼主的贴子，我也趁机学习一下：for循环是可综合语句吗？

for语句可不可综合应该分情况的但是有LOOP就是不支持的

736605028 · 发表于 2020-6-10 11:37:38

asic_service 发表于 2020-6-9 16:09
这个是仿真用的behavior model。综合需要调用对应的db/lib 文件。
具体可以看如下课程的讲解，含DC综合实 ...

明白了那个lib我还真没有

[求助] 综合过程中出现loop对于设计r如何修改