[求教]modelsim后仿真好几天都没解决的问题

nan123chang

后仿时出现如下问题：
# ** Error: E:/Program Files/quartus60/eda/sim_lib/flex10ke_atoms.v(334): $hold( posedge clk &&& reset:14221 ns, datain:14221 ns, 2 ns );
#    Time: 14221 ns  Iteration: 1  Instance: /top/u1/\I0|out~2_I\/lereg
# ** Error: E:/Program Files/quartus60/eda/sim_lib/flex10ke_atoms.v(334): $hold( posedge clk &&& reset:14221 ns, datain:14221 ns, 2 ns );
#    Time: 14221 ns  Iteration: 1  Instance: /top/u1/\I0|out~I\/lereg
# ** Error: E:/Program Files/quartus60/eda/sim_lib/flex10ke_atoms.v(334): $hold( posedge clk &&& reset:14231 ns, datain:14231 ns, 2 ns );
#    Time: 14231 ns  Iteration: 1  Instance: /top/u1/\I0|out~2_I\/lereg
# ** Error: E:/Program Files/quartus60/eda/sim_lib/flex10ke_atoms.v(334): $hold( posedge clk &&& reset:14231 ns,

咋看是时序问题，但没发现什么问题。从网上搜了半天，也没搜到答案。望后仿高手指教。

nan123chang

刚解决了。呵呵。
是设计文件的问题。
偶换了个设计，其他用相同的设置，可以跑通。
但最终也只知道是时序冲突，至于怎么从根本上解决还不很清楚。

清水一杯

你好，小弟最近做后仿也遇到同样错误，仿真波形出现不定态，不知您现在明白了没，望赐教，谢谢！！

eejinjie

setup time violation。始终太快了？还是直接连接的register?hold time 不够？

amin2008

说明你的设计时序有问题

wakingbefore

我也有这样的问题，不过不是ERROR是WARNING，真不知道怎么解决

tppxp

holdtime要求2ns...也太神奇了吧

如果是ASIC设计肯定是你反标SDF的问题。

但是看文件夹，是用altar的FPGA？那库文件做的也太那个啥了吧

dbfly

路过，看看

dudu

reset信号产生的有点问题，和clk产生冲突了。如果是异步复位的话，在testbench中将reset信号移动一下即可。如果是同步复位，那这个reset和clk就靠得太近了。要错开一点。

xiaosha921

回复 2# nan123chang


    您好！可以告诉我您是怎么解决的吗？QQ“531249942，谢谢