关于模块划分，求高人指点

gatusokaka

应用场景如下：
FPGA与外部设备A交互，通过接口AA（一种接口） 接收数据，来配置寄存器组AAA，其中寄存器位宽长度不尽相同，可能有几十个吧（其中有三个块数据，需要用ram存，其他的都很短），同时FPGA通过AAA中的寄存器信息与外部设备B，通过接口BB（另外一种接口）交互，交互过程中要写寄存器组BBB（其中也有需要ram存的块数据），BBB都要通过AA传回给设备A
  
我现在的设计是：按接口划分，分成两个模块MA、MB，MA中直接把寄存器组AAA中MB中用得着的寄存器作为模块的输出信号（包括AAA中的块数据，地址和数据作为输出信号），然后这些信号作为MB的输入信号，同理，MB直接把寄存器组BBB作为输出信号，（包括BBB中的块数据，地址和数据作为输出信号），这些信号作为MA的输入。
  
1 这种设计是否合理？时序配合有无问题？有没有更好的划分方式？
2 这样这两个内部模块之间的互联线有200-300位了，有没有问题？
3 模块划分方面有没有资料可以推荐一下