数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30195|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 4 5 6 7 8910 11 12 13 ... 491 / 491 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 怎么读取ROM中数据? ...2 3	houjibin 2009-12-22	217963	linglingfa 2010-9-4 21:39
[求助] Sentaurus TCAD软件安装问题，跪求 ...2 3	liuch23 2010-1-15	219120	Zhangzheh 2017-6-21 10:49
[求助] 请教：一簇控制线如何做跨时钟域转化呢？ ...2 3	vikingg 2010-4-30	215693	vikingg 2010-5-4 21:54
[求助] 新手女学生求助 ...2 3	jie35yi 2010-5-6	215272	jeery_lee 2010-5-15 11:41
[求助] 数字设计使用latch到底有什么弊端？ ...2 3	zh123456789 2010-7-31	218481	zhustudio 2012-1-12 10:32
[求助] modelsim 仿真小小小小小小问题 ...2 3	deangreen 2010-9-19	215230	warmheard 2010-9-26 17:40
[求助] 求助，关于asic综合后的问题 ...2 3	bigassli 2010-10-28	215512	mk3 2011-2-25 23:41
[求助] fpga timing analysis ...2 3	dzkxybx 2010-11-1	215754	shrek_2 2010-11-11 21:47
[求助] 求高手讲解“打一拍”的具体含义和作用 ...2 3	天易飞飏 2010-12-17	2120510	自由飞翔 2012-12-24 16:59
[求助] synopsys design compiler2000安装 ...2 3	nituoshen 2010-12-31	218479	samsalexandr 2017-12-18 23:07
[求助] primetime和design vision 里的时序分析 ...2 3	chenyueboy 2011-3-21	219726	alwaysthefirst 2016-7-13 07:22
[求助] DDR3 初始化失败 ...2 3	qq570327113 2019-3-28	2110202	一世长安 2019-11-19 16:41
[求助] 【求助讨论】一个简单的关于时序的问题 ...2 3	lvlv2011 2011-7-5	216648	rice973 2011-7-13 10:13
[求助] 【求助】modelsim-altera 6.6d 破解在quartus 11.0中不能使用 ...2 3	linuxve 2011-8-7	2114562	肖伟903 2016-1-12 13:20
[求助] 有将C++算法转化为Verllog代码经验的高手请进 ...2 3	psd0208 2011-8-29	2113578	lewispoiuy 2021-3-11 14:02
[求助] I2C从机响应的问题 ...2 3	刺猬精灵 2011-8-31	217854	yanshangzhao 2014-3-11 15:56
[求助] FPGA与AISC职业选择？望大家提供点建议~~~~~ ...2 3	lhlhualin 2011-10-15	217348	太阳公子 2012-8-6 16:33
[求助] 请教verilog存储器的读写 ...2 3	w8370912 2011-10-19	2112002	glace12123 2015-4-9 22:38
[求助] modelsim做综合后仿真，为什么复位信号出现2us后寄存器才被复位 ...2 3	shxr 2011-12-22	214947	xiaocheng12345 2014-9-20 10:02
[求助] Synopsys VCS破解遇到困难求助！ ...2 3	neoflash 2012-2-19	218511	jacky3600 2017-6-7 00:38
[求助] 上海复旦微电子集团股份有限公司怎么样 ...2 3	xiaohonging 2012-8-18	2113411	fenglinping 2014-5-5 12:15
[求助] always块中的敏感变量 ...2 3	ysxiliu 2012-9-14	215020	yucaoxilin 2012-9-18 10:07
[求助] 如何在我的RTL代码中调用Designware中的ip库？ ...2 3	clp510 2012-9-27	2119430	星垂晓雾 2017-10-20 14:31
[求助] verilog里面for不能嵌套么？ ...2 3	bookbike 2012-10-24	2112890	最后的和弦 2013-1-15 09:48
[求助] 还是一道ASIC笔试题，问verilog代码综合后的电路有何不同，仍求大神 ...2 3	超群天晴 2012-10-30	2113099	poiu_elab 2012-10-31 13:41
[求助] 比较两个脉冲的宽度 ...2 3	liangyi790328_8 2013-2-21	214814	mqlitong 2014-4-10 21:00
[求助] 跨时钟域的讨论 ...2 3	HADIST 2013-4-13	216468	huangluyang 2023-3-20 12:03
[求助] verilog的always块内多个if else语句执行顺序问题 ...2 3	flyamo 2013-4-15	2134403	Dontcare 2019-9-10 09:42
[求助] SDRAM控制器 ...2 3	shuangshuang00 2013-4-18	215457	zyzfgpzgh 2013-5-2 15:30
[求助] 后仿问题大合集！相信很多过来的朋友都碰到过，希望大家多多交流~~~共同进步 ...2 3	Synopsys-IC 2013-5-22	2111692	曾经擦肩 2021-9-19 19:38
[求助] DC综合问题 ...2 3	菜鸟ASIC 2013-7-10	2111197	Gecy1226 2019-5-24 11:11
[求助] 求助，Chipscope中遇到的奇怪问题 ...2 3	prototyping 2014-4-5	216475	zcjzcj11 2014-12-30 09:03
[求助] 关于PLL的输入时钟与输出时钟相位的关系 ...2 3	gzdy 2014-6-6	2126934	我想不够高 2023-4-28 23:25
[求助] 美光 SPI FLASH仿真模型 ...2 3	sss08_leon 2014-7-9	2114119	542002990 2020-12-22 12:31
[求助] SATA HOST 传输层要完成哪些状态机？ - [悬赏 200 信元资产] ...2 3	goswami 2014-8-28	218765	jxlannie 2016-11-22 17:34

1 ... 4 5 6 7 8910 11 12 13 ... 491 / 491 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30195|排名: 13

快速发帖

浏览过的版块

站长推荐 /1