DDR3 初始化失败

qq570327113 · 发表于 2019-3-28 15:56:19

您需要登录才可以下载或查看，没有账号？注册

x

ddr初始化local_cal_fail为高，pll 时钟可以锁住。signaltap抓信号发现mem_rst_n一直没有信号，这个信号是FPGA中ddr控制器输出给ddr3的。现在不知道到底是哪里的问题，感觉ddr3初始化就跟时钟和复位有关。
以下是我ip核配置的参数：

qq570327113 · 发表于 2019-3-28 16:13:46

补充以下，FPGA：EP4SGX230FF35I3N
DDR3:IS43TR16128A

y23angchen · 发表于 2019-3-28 17:06:48

先仿真一下看看呢

qq570327113 · 发表于 2019-3-29 08:36:30

y23angchen 发表于 2019-3-28 17:06
先仿真一下看看呢

仿真过了，没有问题。但是上板子就不行。

tiennguyen · 发表于 2019-3-30 23:55:15

THANKS

tiennguyen · 发表于 2019-3-30 23:56:01

THANKS

荒漠小草 · 发表于 2019-3-31 10:39:52

先确认一下复位和时钟有没有问题呢

y23angchen · 发表于 2019-4-1 10:01:48

qq570327113 发表于 2019-3-29 08:36
仿真过了，没有问题。但是上板子就不行。

这是初始化的问题，仿真的时候需要将callibration 选项选成full，这样仿真，当然时间会长一些。

qq570327113 · 发表于 2019-4-1 10:50:32

荒漠小草发表于 2019-3-31 10:39
先确认一下复位和时钟有没有问题呢

给ddr3 IP 核的时钟和复位没有问题，但是从ip核输出给外部ddr3硬件的reset复位信号一直拉低。

qq570327113 · 发表于 2019-4-1 15:33:08

本帖最后由 qq570327113 于 2019-4-2 16:52 编辑

y23angchen 发表于 2019-4-1 10:01
这是初始化的问题，仿真的时候需要将callibration 选项选成full，这样仿真，当然时间会长一些。

...

现在发现主要问题是，mem_reset_n这个信号一直拉低，而这个信号是给fpga挂载的ddr3片子的复位信号，一直拉低，ddr无法初始化。
我仿真时，这个信号可以拉高。很困惑（图片一直刷不出来，又重新编辑了一次）

[求助] DDR3 初始化失败