请教verilog存储器的读写

zhaohua5269

我看楼主说的是交织，我以前做过

gerry1812

个人理解：RAM不支持按位读写的，其最小只能按字节读写的
qlengyu 发表于 2011-11-1 10:13

                               
登录/注册后可看大图

    正解

dzkxybx

我有个想法，不知道是不是靠谱。
module(input din, input clk);
reg [7:0] data;
reg [7:0] aa [0:255];

always@（clk）
begin
data <= (din << $random);
aa[$random] <= data;
end
endmodule

就是不知道$random能不能综合出来，反正随机数产生的电路是又得，或者楼主可以自己搭电路。

w8370912

恩 对 我在做数据交织器，是一个伪随机的交织器，比网上的复杂一些，但还是比较容易，就是有些细节方面的东西不懂

ablemeeting

回复 1# w8370912


    请问这个问题你是怎么解决的？

heyitsyou

回复 1# w8370912


   自己写好数据，用$readmemb系统函数

rocketqq

随便想了个办法 你可以把要写的bit放在一个8bit全0寄存器 然后读使能ram中你要写的地址单元 把读出的8bit与你之前寄存的8bit按位异或一下 在写入ram的该地址。不知可否，如果可行，中间时序逻辑需要小费一下周折

rocketqq

随便想了个办法 你可以把要写的bit放在一个8bit全0寄存器 然后读使能ram中你要写的地址单元 把读出的8bit与你之前寄存的8bit按位异或一下 在写入ram的该地址。不知可否，如果可行，中间时序逻辑需要小费一下周折

rocketqq

随便想了个办法 你可以把要写的bit放在一个8bit全0寄存器 然后读使能ram中你要写的地址单元 把读出的8bit与你之前寄存的8bit按位异或一下 在写入ram的该地址。不知可否，如果可行，中间时序逻辑需要小费一下周折

glace12123

别用C语言的思维去想问题，如果你定义了reg [3:0] a [255:0]，那么a[0] ~ a[255]都是独立4 bit的寄存器，你同时写入它们也无所谓，256个4bit寄存器，必须独立操作，操作顺序无所谓。