modelsim做综合后仿真，为什么复位信号出现2us后寄存器才被复位

gaurson · 发表于 2011-12-23 14:26:51

RTL仿真应该出不来这个结果，综合网表后的仿真有可能，我们这边设计规范提出的复位时间一般都是1us到5us之间，应该你这个时间值不是没有可能的，需要看看FPGA手册里面是不是有对触发器的复位时间的要求了。

xiaocheng12345 · 发表于 2014-9-20 10:02:20

好像也没讨论出个结果

[求助] modelsim做综合后仿真，为什么复位信号出现2us后寄存器才被复位