还是一道ASIC笔试题，问verilog代码综合后的电路有何不同，仍求大神

bookbike · 发表于 2012-10-31 12:07:01

回复 21# poiu_elab

并行的。。begin..end是串行的。我也觉得那个三目运算是三态门，是总线上用的吧。。。猜测。。

poiu_elab · 发表于 2012-10-31 13:41:17

回复 22# bookbike

这个语法我还是知道的，但是从来没见用过，问的问题是啥时候会用这种东西

[求助] 还是一道ASIC笔试题，问verilog代码综合后的电路有何不同，仍求大神