设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 数字设计使用latch到底有什么弊端？
123
返回列表 发新帖
楼主: zh123456789

[求助] 数字设计使用latch到底有什么弊端？

[复制链接]
garik1111
发表于 2012-1-11 19:10:31 | 显示全部楼层
dddddddddddddddd
回复 支持 反对

举报

zhustudio
发表于 2012-1-12 10:32:14 | 显示全部楼层
Latch可以用，在你对设计很有把握的时候，latch功耗小，速度快。只要时钟做好了，latch没有问题。牛电路都是latch。至于规定用DFF，是因为不Care面积/功耗，仅仅追求设计简单化。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 14:28 , Processed in 0.013101 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表