数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30130|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 234 5 6 7 8 9 10 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] verilog代码实现不同位宽数据转换	子夜风尘 2013-4-19	911024	wh1105 2014-4-4 16:26
[讨论] 请求verilog高手指点程序问题！！！ ...2 3	jeamie 2011-11-3	2611013	xiaoli055 2011-11-23 01:29
[讨论] FPGA中memory的应用——多通道共享缓存？？实际中的问题！！！ ...2	shiyinjita 2013-3-1	1811009	youyou_hua 2017-1-14 22:43
[讨论] 关于AXI总线和Avalon总线的讨论贴	qb1781 2010-10-24	510962	hawaii_e 2012-11-7 10:46
[讨论] 晶体管级电路图问题，求教	cp19880313 2012-7-11	210885	cp19880313 2012-7-12 20:54
[讨论] 寄存器初始化问题 ...2 3 4	hitten 2010-2-3	3610592	atomdust 2011-10-20 10:59
[讨论] 关于设计sd卡控制器接口时序的讨论 ...2	caicaixuehua 2012-12-15	1210641	enjoylife2017 2015-8-25 16:52
[讨论] 锁存的问题	hhc789 2012-9-25	810564	atsky0328 2012-10-1 13:22
[讨论] 求 quartus II出12.1版的破解. ...2	hzbise 2012-11-22	1410372	maverick28229 2014-2-13 14:04
[讨论] PCIe卡FPGA配置时间过长导致PC不知别。 ...2	psd0208 2012-12-10	1510315	cp南园 2016-10-25 17:15
[讨论] 传统huffman编码的verilog（VHDL）实现！ ...2	txd208 2012-2-14	1110287	ranqi 2019-2-11 15:21
[讨论] 关于10010序列检测器状态转换图的问题	tianyan_chn 2015-9-9	510206	bondylep 2017-6-28 11:19
[讨论] 10万火急！ISE综合后的仿真！ ...2	huanguestc002 2011-4-28	1110062	liyu266 2020-9-1 16:54
[讨论] ddr3求助。 ...2 3	王洁 2016-3-9	2510054	clmlplg 2017-7-23 16:09
[讨论] reg和wire的最大位宽能定义多少？ ...2 3 4	daneast 2017-1-5	349873	14425324 2017-3-15 07:19
[讨论] QuartusII 10.0 64位版本和32位版本运行速度	txfae 2010-7-10	89742	gaobaitong 2010-11-11 15:51
[讨论] 快时钟域域到慢时钟域 ...2 3	谁枫而飘 2015-7-12	279770	安丶和桥 2016-11-21 18:29
[讨论] set max delay/set min delay	wrl201 2014-3-25	49663	wrl201 2014-3-26 10:31
[讨论] 请教：vivado中如何分配差分lvds管脚啊？	RunningA 2014-6-17	59661	qxc 2018-11-12 14:33
[讨论] ISE里能将原理图转为verilog文件吗	hitjlj@sina.com 2012-12-7	59704	ll28 2012-12-15 22:26
[讨论] 异步fifo设计中使用格雷码方案时时序约束问题 ...2	zhanghi 2010-11-15	119561	silencefpga 2016-4-3 12:59
[讨论] 小功耗FPGA 电源选择	hcm608 2010-5-4	29589	panqiang196295 2010-6-13 00:44
[讨论] DC综合中的命令set_clock_sense -positive -clocks的意思？设置该命令的作用是什么？	sunmeiling 2012-5-15	69572	dialsun 2023-9-3 17:33
[讨论] MVSIM201209调用VCSMX201306 ...2 3	zhq415758192 2014-3-11	279467	zzczx 2016-1-28 16:34
[讨论] 困惑，xilinx mig ip核中的时钟	polozpt 2015-1-29	49461	edwardk 2018-12-18 16:13
[讨论] FPGA功耗计算 ...2	zl138764 2014-6-27	189469	长岛的雪 2016-6-2 11:58
[讨论] 数字IC的困惑——怎么去增加自己的“功力” ...2 3	subrant 2011-7-16	299317	chenredbin 2015-1-18 23:51
[讨论] verilog 中FIFO 问题 ...2 3 4	lincolnlee 2010-9-8	309326	yf869778412 2019-5-25 19:10
[讨论] altera DDIO的时序分析讨论	laokai 2013-4-22	39252	谁枫而飘 2016-6-23 14:49
[讨论] Spartan6的DDR调试（完成）	xianrenwang 2015-6-3	79147	jpbrown19 2016-8-1 14:04
[讨论] 一直都不太明白Verilog不完整的if语句会产生锁存器，前辈筒子们杀进来。。 ...2 3	fkl523 2014-10-21	259200	黎释注册 2016-9-23 09:01
[讨论] D触发器用来消除毛刺可行吗？ ...2	subrant 2011-9-9	169182	hgd2zp 2013-10-23 08:50
[讨论] 关于verilog coding style对逻辑综合结果的影响之讨论及如何更好地写verilog ...2 3	winever 2014-3-7	219083	无声告白 2018-4-2 20:27
[讨论] FPGA中的RAM和ROM ...2	wangkang00288 2013-6-25	119008	edwardk 2018-12-19 21:57
[讨论] 跨时钟域的约束 ...2 3	挂在天边的鱼 2014-4-17	228965	stliutao 2016-3-4 21:47

1 234 5 6 7 8 9 10 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30130|排名: 9

快速发帖

站长推荐 /2