verilog 中FIFO 问题

ihjada · 发表于 2010-9-16 00:09:56

有流量控制host就不会始终发

jium007 · 发表于 2010-9-17 17:17:15

这个要看你的FIFO内部是怎么实现的,一般的fifo在满的情况下不能继续写入数据...

jium007 · 发表于 2010-9-17 17:21:34

FIFO主要用在跨时钟的数据缓存,正常情况下,快慢时钟的平均数据率要匹配.
即达到在一个处理阶段发送器发了多少数据,接收部分就能接收处理多少数据......

bitililu · 发表于 2010-9-17 22:04:28

是的，FIFO不能解决无限制的发送数据情况

smilesly · 发表于 2010-9-18 02:39:11

1# lincolnlee

FIFO有空满标志，满了之后要反压，当然不会被覆盖。

舒米 · 发表于 2010-10-5 14:20:52

谢谢楼主，顶了

uiwjyb · 发表于 2019-5-13 10:53:48

smilesly 发表于 2010-9-18 02:39
1# lincolnlee

能不能解释一下什么叫反压？

22msccc.com · 发表于 2019-5-13 13:47:00

看看，学习一下

入迷 · 发表于 2019-5-13 14:49:25

我其实也不明白什么是反压，不过fifo确实是先入先出，首先楼主要明确一点，如果写满，写其实就会停止写的，当然，读空的话读也会停止读的，就是地址位停在当前数值不再加1。并不是说会被覆盖掉的。写满如果数据还要写这时候数据就会丢失掉，并不能写入。读空同上。所以正常情况下数据流内的话是不可以写满和读空的。

SimonZhamg · 发表于 2019-5-24 21:31:23

异步FIFO的任何应用，都应该做到Throughput balance。按你所说的那种usecase，实际上是不存在的。

[讨论] verilog 中FIFO 问题