altera DDIO的时序分析讨论

laokai · 发表于 2013-4-22 15:31:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 laokai 于 2013-4-22 15:35 编辑

做DDR输入时序分析时,端口时序为clk 相对data delay2ns。蓝色时钟,黄色数据。时钟频率125M

timequest 分析得到
clk 到DDIO的寄存器clk端的延迟为下图
截图293.jpg

data 到DDIO的寄存器D端的延迟为下图
截图291.jpg

那么setup 欲量计算如下:2+2.058-2.929=1.129
但是不明白timequest 上最后一项cell delay 指向input_cell_h的延迟是什么意思？难道是到寄存器Q端的延迟,但是这么理解的话CLK端怎么也会有这个延迟呢？谁知到最后一项延迟表示的意思？
查了datasheet 只有DDIO的块图
截图294.jpg

Lawee · 发表于 2013-4-22 21:52:17

DDR的DQ是使用DQS去采样的

laokai · 发表于 2013-4-25 13:06:01

不是做DDR控制器的,是RGMII接口时序分析而已。

谁枫而飘 · 发表于 2016-6-23 14:49:02

回复 1# laokai

敢问楼主DDIO的时序约束是怎么样的？

[讨论] altera DDIO的时序分析讨论

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2