在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3123|回复: 3

[求助] 请教ALTERA的FPGA什么时候开始使用6输入LUT?

[复制链接]
发表于 2016-10-24 11:29:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Xilinx片子一般从65nm工艺以上就使用6输入LUT,新器件的Slice包含4个6输入LUT和8个寄存器等。Cyclone V的片子是6输入LUT吗?
如果是的话,每个Cyclone的基本逻辑单元ALM包含2个LE,每个LE包含1个LUT和1和寄存器,那么每个X家的新器件的Slice大约相当于2个A家的ALM(或4个LE)吧?
 楼主| 发表于 2016-10-24 11:35:07 | 显示全部楼层

cyclone V

cyclone V
是这样的吗?
发表于 2016-10-24 21:43:39 | 显示全部楼层
回复 2# zqsteve


    xilinx的一个slice差不多是6个LE,一个ALM差不多是2.5个LE
 楼主| 发表于 2016-10-25 09:39:03 | 显示全部楼层
回复 3# xiaocat85


   请问能否详细说明一下这个6个LE是怎么估算出来的呢?还是只是一个经验值呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:44 , Processed in 0.028900 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表