FPGA中memory的应用——多通道共享缓存 ？？实际中的问题！！！

zhangli542

回复 1# shiyinjita


    拭目以待中，楼主给力啊！

haitaox

DDR3中有8个bank，每个bank可以打开一个row。打开row的命令是activate，发出这个命令的时候只能打开一个bank中的一个row。如果要bank中已经有打开的row，而现在想要访问其他的row，那么就需要先关闭当前打开的row，再打开row。
关闭row的命令是precharge，可以一次关闭1个bank中的row，也可以同时关闭所有bank中的row。
简而言之，在一个bank中切换row会浪费时间。而在不同的bank中切换row却是不需要花费额外时间的。

http://www.cnblogs.com/haitaox/p/3387419.html
我写的一些关于ddr3的心得笔记

shiyinjita

回复 13# haitaox


   ，支持原创

haitaox

回复 14# shiyinjita


    谢谢，最近项目都在做DDR3

icqw1983

写的不错，谢谢！

zhenli888

学习，研究

ja5623

学习学习

aatop

泼点凉水。 我觉得你关注的重点错了。你应该关注DDR的利用率而非缓存。 也就是说，DDR的总带宽是否大于AD，传输加在一起。

DDR有延迟，因此Buffer的设计目的是充分利用DDR的Burst Size. Burst Size越大越好。

CPU缓存的目的是用于程序的不规则访问。

AD的采集，非常规律，可以设计很高效的Buffer。

youyou_hua

回复 13# haitaox


   分析的到位，明白了