reg和wire的最大位宽能定义多少？

vigorkylin · 发表于 2017-1-10 10:52:04

回复 10# zsftm

那也是取决于你的延迟最大的路径，是你单单这么个声明的原因吗？再仔细想想

teemo · 发表于 2017-1-10 11:12:23

没有问题我定义过[65535:0]
楼主要知道这种定义是使用的不是BRAM而是slice内的DRAM，因此工作频率会降低，由于受布局布线限制，过大会增加其困难

teemo · 发表于 2017-1-10 11:16:13

回复 12# teemo

说的有点不准确了，定义reg是使用的Dram ，当然定义reg或者wire过大，在要求数据质量的情况下可能会增大延时，导致可工作最大频率降低

daneast · 发表于 2017-1-12 10:27:51

回复 12# teemo

过大的宽度肯定会影响一致性，不知道这个阈值是多少，布局布线后看综合结果了

daneast · 发表于 2017-1-12 10:32:44

回复 11# vigorkylin

兄弟，不懂就低调一点，谦虚是美德

huster · 发表于 2017-1-12 11:36:31

这里显然不是在讨论语法问题。一般不建议定义太宽，满足需求就可以了啊，时钟频率低的话可以复用，时钟频率高的话，定义太宽TIMING容易出问题

daneast · 发表于 2017-1-12 13:35:40

回复 16# huster

200M，我觉得应该没问题，否则ddr3 mig控制器BL=8模式用不起来了啊

rainwerstone · 发表于 2017-1-12 13:49:53

想多大就多大

xiaohanhaowei · 发表于 2017-1-12 15:38:33

回复 1# daneast

看实现啥功能了，

tao2000 · 发表于 2017-1-12 17:29:08

这个参考一下成熟的总线协议就知道了AMBA AHB和AXI最宽都可以支持到1024。这个应该是性能的极限了，再高性能就很难保证了。

[讨论] reg和wire的最大位宽能定义多少？