数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30091|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 7 8 9 10 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] Altara FPGA开发你采用哪种时序分析方式？ ...2 3	psd0208 2010-2-11	3012110	Holtek12 2014-7-12 17:43
[讨论] verilog 中FIFO 问题 ...2 3 4	lincolnlee 2010-9-8	309227	yf869778412 2019-5-25 19:10
[讨论] 做前端真的比较有前途吗？ ...2 3 4	追天鹅的青蛙 2010-12-1	3011222	kalote 2011-11-22 14:50
[讨论] verilog 编辑器 ...2 3 4	huanguestc002 2011-7-13	3018708	a1050422149 2019-10-9 11:57
[讨论] quartus10.1的中文支持依然令人失望，谁有解决方案么？ ...2 3	bmytiger 2010-12-16	297470	weilvlun 2011-7-1 17:01
[讨论] 数字IC的困惑——怎么去增加自己的“功力” ...2 3	subrant 2011-7-16	299241	chenredbin 2015-1-18 23:51
[讨论] 讨论一下这条verilog语句！高手请进！！！ ...2 3	chen.terry 2012-2-25	297892	chen.terry 2012-3-17 21:29
[讨论] 用verilog写一段代码，实现消除一个glitch ...2 3	xiaoyuzhong 2012-8-6	2821504	杨先生啊 2020-4-11 17:06
[讨论] pr后的pt，反标用的是spef还是sdf？ ...2 3	sh_0119 2010-3-15	2716596	超级C4 2022-11-7 15:11
[讨论] 各位大侠来讨论一个verilog的问题 ...2 3	shxr 2011-1-19	276575	123__456 2011-2-28 23:43
[讨论] 工作方向请教：FPGA原型验证 ...2 3	seulk 2013-1-9	2721674	helloamigos 2023-8-14 10:59
[讨论] 【zynq征文】Zynq的编程参考设计 ...2 3	gaochy1126 2013-2-20	2711247	cdting 2017-10-27 04:48
[讨论] MVSIM201209调用VCSMX201306 ...2 3	zhq415758192 2014-3-11	279414	zzczx 2016-1-28 16:34
[讨论] 扇出大为什么会导致路径延时比较大 ...2 3	挂在天边的鱼 2014-4-22	2715007	haitaox 2015-10-12 09:50
[讨论] 快时钟域域到慢时钟域 ...2 3	谁枫而飘 2015-7-12	279708	安丶和桥 2016-11-21 18:29
[讨论] good document for rtl designers ...2 3	rocking_vlsi 2017-12-21	276040	alisone 2023-4-19 16:09
[讨论] 求助一道时序分析题 ...2 3	vinber 2010-4-9	266854	buley 2011-9-14 06:34
[讨论] 抛砖引玉，同步器（一） ...2 3	immonster 2011-9-6	2616842	durbin 2021-9-22 11:10
[讨论] 请求verilog高手指点程序问题！！！ ...2 3	jeamie 2011-11-3	2610969	xiaoli055 2011-11-23 01:29
[讨论] FPGA设计、FPGA验证和FPGA测试，哪个比较好一些？ ...2 3	sunt8707 2012-7-4	2513314	cattutu 2018-3-10 14:11
[讨论] 一直都不太明白Verilog不完整的if语句会产生锁存器，前辈筒子们杀进来。。 ...2 3	fkl523 2014-10-21	259131	黎释注册 2016-9-23 09:01
[讨论] ddr3求助。 ...2 3	王洁 2016-3-9	259907	clmlplg 2017-7-23 16:09
[讨论] 对FPGA实现除法问题的疑问 ...2 3	艾克0928 2016-4-26	256734	edwardk 2018-11-27 22:09
[讨论] Quartus2 每次调用Modelsim都对altera库编译一次 ...2 3	irun2 2010-9-12	2414081	zsy5460 2019-5-31 16:49
[讨论] eMMC5.0控制问题讨论 ...2 3	baowenhit 2015-5-23	246676	chengzhicc 2017-11-21 20:57
[讨论] 为什么此版缺少高质量的贴 ...2 3	yangyuf1 2010-12-10	235938	down_load 2011-1-25 19:09
[讨论] verilog语法中的for循环的应用 ...2 3	xiangeryong333 2011-8-16	237249	xiangeryong333 2011-8-19 13:48
[讨论] FPGA实现jpeg2000 ...2 3	a61265448 2014-1-9	2311349	edwardk 2018-11-29 08:31
[讨论] 有关毛刺的问题 ...2 3	lvdong19881008 2014-6-24	236842	wh1105 2014-6-27 00:56
[讨论] 关于寄存器在上电时的初值问题？ ...2 3	艾克0928 2016-7-11	237317	艾克0928 2016-7-15 17:46
[讨论] 有关双网络双光纤FPGA传输卡 ...2 3	freefpga007 2017-7-27	235268	freefpga007 2017-8-24 11:40
[讨论] 上海华为海思半导体和上海华为? ...2 3	dolphintear 2010-1-21	2215360	siyuepigfly 2010-3-24 21:02
[讨论] always组合逻辑的问题 ...2 3	shxr 2011-7-4	226569	lhlhualin 2011-7-25 12:44
[讨论] 为什么异步信号处理，经过两级DFF同步器就能起到消除亚稳态的作用？ ...2 3	yushuiyang1986 2012-12-27	2220917	kl_upc 2022-9-6 14:42
[讨论] 跨时钟域的约束 ...2 3	挂在天边的鱼 2014-4-17	228901	stliutao 2016-3-4 21:47

123 4 5 6 7 8 9 10 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30091|排名: 11

快速发帖

站长推荐 /2