在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: psd0208

[讨论] Altara FPGA开发你采用哪种时序分析方式?

[复制链接]
 楼主| 发表于 2010-2-20 08:45:55 | 显示全部楼层
10# hahadaxiao
谢谢!
发表于 2010-2-21 16:56:17 | 显示全部楼层
学习了
发表于 2010-2-22 11:58:39 | 显示全部楼层
TQ很强大的,我现在很喜欢用这个,
发表于 2010-2-22 15:32:04 | 显示全部楼层
都有,呵呵,因地制宜
发表于 2010-2-22 21:27:30 | 显示全部楼层
10# hahadaxiao

学习啦...
发表于 2010-2-27 14:42:25 | 显示全部楼层
应该根据实际情况灵活看待,各有利弊吧!~
发表于 2010-3-1 14:47:17 | 显示全部楼层
我一般都是直接做STA,
过了就过了,
没过再来分析
发表于 2010-3-2 15:54:15 | 显示全部楼层
还是建议用TimeQuest,使用SDC脚本,跟业界标准更接近一些
发表于 2010-3-14 20:18:24 | 显示全部楼层
TimeQuest,他的时序约束和DC差不多,而且可以实现复杂的设计约束,而class的就不是那么容易了
发表于 2010-3-14 22:12:16 | 显示全部楼层
还不太清楚!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 20:11 , Processed in 0.038457 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表