在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] 特权同学倾情奉献9G海量FPGA学习资料  ...23456..25 rousong1989 2014-7-17 24374809 freedomchen 2022-8-11 10:23
[原创] 基于FPGA的千兆以太网UDP 硬件协议栈 attachment digest  ...23456..16 eebinqiu 2016-2-15 15973225 im.leo 2024-1-10 16:45
如何用VHDL或verilog HDL实现时钟的2倍频? attachment  ...23456..12 xzffff 2003-8-7 11172955 都市小虫 2020-9-25 21:29
[原创] 分享我的h.264 decoder, Verilog源码与工程 attachment digest  ...23456..13 eebinqiu 2017-5-24 12072004 阿波次德 2024-8-23 16:43
[原创] “10010”序列检测器的状态是7个还是5个? attach_img digest  ...23456..10 KevinIC 2011-6-1 9471939 cykablyat 2019-5-17 15:41
Synopsys已经宣布了SystemC是末路黄花  ...23456..19 老扁 2004-4-8 18971785 wqd008 2023-12-4 17:00
[原创] 千兆以太网 TCP, UDP协议, FPGA实现 attachment digest  ...23456..12 eebinqiu 2016-2-1 11671437 chinest2010 2023-7-26 15:03
VHDL for MPEG4  ...23456..24 cdcll 2004-3-24 23771098 daheiguo 2017-7-11 22:39
nvidia面试归来  ...23456..22 bressanon 2006-10-20 21270168 yariyari 2014-12-15 20:32
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 attach_img  ...23456..23 megaic 2016-4-22 22969653 skyzz80 2025-6-17 09:36
投票 [调查] Altera Quartus你在用哪个版本?你认为最稳定的版本?  ...23456..14 vistaman 2014-9-25 14067549 andrew10 2024-5-22 10:40
[原创] 系统设计师才是研发的最终出路 digest  ...23456..15 ertss 2011-9-10 14067468 wjfocus1990 2018-3-28 21:27
[资料] Verilog代码,包含IIC,VGA,sram,smi接口等 attachment  ...23456..24 qjx10999 2016-8-25 23566214 ELDO 2025-5-17 09:47
[求助] 再次遇到奇怪的问题:FPGA板子上的晶振振幅下降,导致fpga不工作。 attach_img qd0090 2011-6-10 865223 qd0090 2011-6-14 10:13
[活动] 《嵌入式软硬件协同设计实战指南:基于Xilinx ZYNQ》试读及ZED开发板线下体验活动 attachment  ...23456..15 qiang0204 2013-2-28 14664751 huatiantian 2022-2-21 20:01
悬赏 [求助] Vivado的debug core怎么用? - [已解决] attach_img  ...2345 linghuqiubai 2015-5-27 4764026 Emmet_73 2023-12-5 21:45
[讨论] IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们 digest  ...23456..13 rvisk 2017-12-15 12063735 lanse000 2021-6-28 22:37
[资料] python硬件设计库MyHDL attachment  ...23456..18 iNostory 2017-12-7 17663256 吕归尘 2024-11-14 18:17
[原创] 9年FPGA工作总结,苦海无涯,穷逼多 digest  ...23456..10 sadlife1000 2016-12-10 9462865 xxf1813 2022-12-30 17:36
投票 [调查] 数字IC设计硕士年收入起薪调查,自2020年起~ attach_img  ...23456..8 杰克 2021-7-10 7157661 1326870639 半小时前
[原创] Xcelium/Jaspergold License 新人帖 attach_img  ...23456..16 dogor1 2019-4-19 15556504 zz_3070 2025-4-11 13:33
[原创] 基于MicroBlaze软核的嵌入式C编程经验总结 attachment digest  ...23456..15 FPGAASICII 2012-5-8 14756318 WWJun 2022-6-28 15:49
[原创] FIFO使用技巧 digest  ...23456..9 lucien_1986 2011-10-30 8655607 Yuanlaii 2022-9-12 16:18
[资料] Synplify Pro User Guide 用户手册 2019.03 attachment  ...23456..29 尐翟 2020-9-8 28655077 sunt8707 3 天前
[资料] 分享Cadence XCELIUMMAIN_18.03.001  ...23456..12 504472832 2018-4-16 11554913 winebibber 2025-6-22 19:15
投票 [调查] 你用cadence工具多还是synopsys工具多?  ...23456..10 netshell 2018-4-17 9854493 Lotusy 昨天 09:30
关于fifo深度问题 digest  ...23456..9 windzjy 2007-1-14 8654224 h9f3 2017-10-17 12:34
[资料] ic前端几本经典书籍(经典中的经典)分享 attachment  ...23456..15 329879762 2019-1-7 14554232 chiphomer 2024-12-23 15:23
[资料] soc设计流程详细指导书,包括VCS 、ICC、DC。 attachment  ...23456..22 nwpuwangxf 2015-10-26 21453669 wangzzhe 2024-3-1 11:03
[原创] 《集成电路静态时序分析与建模》已经出版发行,欢迎批评指正。京东、当当等电商有售。 attach_img  ...23456..14 二师兄 2016-7-8 13753402 dalianhongwu 2025-2-20 10:21
[原创] 系统工程师的素质 digest  ...23456..8 大能猫 2012-3-25 7052532 fengjie0728 2021-2-9 16:35
[原创] pcie扫盲贴 attach_img  ...23456..9 shiyinjita 2014-4-10 8351931 lijunjie111 2024-8-6 20:44
斑竹及高手请进!“用verilog语言及QuartusII实现IIC/I2C接口”  ...234 ganglg 2005-5-23 3151482 LQCONAN 2015-12-27 21:28
[原创] 说说芯片设计这点事 (未完) attachment digest agree  ...23456..9 vista2002 2012-7-8 8951419 wxqy_anita 2023-1-27 08:28
[原创] Verilog基本电路设计之三(异步FIFO) attach_img digest  ...23456..8 杰克淡定 2016-6-18 7651334 ttuan 2023-2-15 10:46
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-3 17:11 , Processed in 0.065990 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块