EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› FPGA|ASIC|IC前端设计论坛› FPGA/ASIC/IC前端设计

收藏本版 (42) |订阅

IC前端设计今日: 0|主题: 27165|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 7 8 9 10 ... 777 / 777 页下一页

返回

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者/时间	回复查看	最后发表


[求助] Vivado的debug core怎么用？ - [已解决] ...2 3 4 5	linghuqiubai 2015-5-27	4537974	小空子 2018-11-8 19:53
[原创] Verilog基本电路设计之一（单bit跨时钟域同步） ...2 3 4 5 6..12	杰克淡定 2016-6-15	11537348	zhw1004 2020-8-1 02:26
[原创] FPGA的用途及前进之路 ...2 3 4 5 6..11	henghengnana 2011-8-29	10537002	RenC 2019-10-8 21:34
[原创] 关于altera fpga 时钟切换（clk mux）的讨论	caicaixuehua 2013-3-28	735790	Andy126 2018-12-24 16:50
[原创] 系统设计师才是研发的最终出路 ...2 3 4 5 6..15	ertss 2011-9-10	14034890	wjfocus1990 2018-3-28 21:27
关于fifo深度问题 ...2 3 4 5 6..9	windzjy 2007-1-14	8634521	h9f3 2017-10-17 12:34
[讨论] 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？ ...2 3 4 5 6..11	hiwzy 2016-9-11	10834378	小小小球 2020-9-9 17:51
[资料] PCIE入门必读啊，浅显易懂的东西，很详细 ...2 3 4 5 6..35	li869725671 2016-2-28	34234093	filtermo 2020-9-17 13:31
请问省略always的@(posedge clk)表达的是什么意思 ...2 3 4	chibijia 2009-12-7	3033783	habc987 2016-8-14 16:56
[活动] 《嵌入式软硬件协同设计实战指南：基于Xilinx ZYNQ》试读及ZED开发板线下体验活动 ...2 3 4 5 6..15	qiang0204 2013-2-28	14332816	dasubuaa 2017-12-26 10:02
[求助] modelsim中# Error loading design如何查看出错原因	obgnahs 2012-6-21	832573	seth781500 2015-7-31 17:49
DDR DQS信号的用途讨论 ...2 3 4 5 6..9	jamyce 2004-7-30	8932482	flyhouse112 2015-12-30 23:38
[原创] 关于AHB总线verilog代码实现（design篇） ...2 3 4 5 6..14	hbhbts 2013-12-5	13132398	ffq513 2020-9-21 11:24
异步设计难题证答 ...2 3 4 5 6..8	老扁 2005-7-19	7832234	mnp55 2019-7-18 22:47
[资料] Xilinx 7 系 FPGA 资料 ...2 3 4 5 6..11	jackzhang 2010-7-13	10731997	dulei0201 2010-11-4 21:52
MEMORY COMPILER ...2 3 4 5 6..8	coeel 2008-4-7	7830962	ffggg 2020-3-10 22:01
大家的芯片用了DFT啊？	cosmosd 2009-10-30	830563	jackertja 2010-12-31 16:09
[解决] win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件 ...2 3 4 5 6..9	caoshangfei 2011-9-12	8429621	kiwis_ma 2019-3-20 21:30
VHDL还有前途吗？ ...2 3 4 5 6..20	hudie2002 2007-10-28	19129169	szq187 2016-2-25 16:29
[统计] 大家用哪家FPGA公司的产品 ...2 3 4 5 6..17	thomas66 2012-4-6	16629063	whzfs 2019-6-12 12:19
贴个网址www.sunburst-design.com	lixuedong8000 2008-5-5	328646	amin2008 2008-7-14 23:31
[调查] Altera Quartus你在用哪个版本？你认为最稳定的版本？ ...2 3 4 5 6..14	vistaman 2014-9-25	13728259	正点原子FPGA 2020-8-31 19:58
[原创] 一门好的IC设计实战培训课程带你进入IC设计行业 ...2 3 4 5 6..12	jicheng_trainin 2015-8-25	11127658	胡了 2017-7-12 22:57
[求助] verilog中if else和case语句有什么区别？ ...2 3 4 5 6	MohanGrace 2013-4-26	5427505	Timme 2016-9-5 21:20
[原创] 国家集成电路高技能人才培训项目 ...2 3 4 5 6..12	张江学院IC培训 2014-5-15	11827252	chineselboy 2015-5-29 07:04
斑竹编写的PCI Slave 源代码 ...2 3 4 5 6..20	jackzhang 2003-8-4	19726785	yu111yu111 2009-9-22 00:15
多片FPGA互连问题	laubaggio 2008-10-29	626845	nkhuhuhu 2010-12-14 09:11
请教高人register file 和sram 的区别 ...2 3 4 5 6..7	tankapple 2006-11-15	6826775	kdb1993227 2017-10-29 14:09
女生学数字前端好还是学数字后端好 ...2 3 4 5 6..16	smfx 2009-2-1	15626602	juller 2015-5-9 21:48
[求助] 求教:XILINX:DDR3 IPCORE--MIG ...2 3 4 5 6..7	曾经擦肩 2012-3-13	6326180	ControllerA 2017-5-6 17:34
IC设计的门槛有多高 ...2 3 4 5 6..14	feng113 2006-7-6	13425841	chao_jie 2007-11-7 09:31
为什么后仿真时信号会在中间出现不稳定态？ (无内容) ...2	arens 2005-1-5	1025600	liubin098 2007-10-26 20:31
[活动] 参加XILINX设计分享及创意活动，赢取LX9开发板及FPGA图书（每月一套开发板, 人人有奖) ...2 3 4 5 6..11	jackzhang 2012-6-6	10625094	dicky 2014-2-6 23:12
[原创] Verilog基本电路设计之二（时钟无缝切换） ...2 3 4 5 6..11	杰克淡定 2016-6-16	10624983	classfor 2020-9-7 15:54
[原创] 基于FPGA之低速协议设计实验手稿及源码 ...2 3 4 5 6..18	qinzhanao 2015-8-5	17724862	甲壳虫 2020-7-3 15:09