在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 再次遇到奇怪的问题:FPGA板子上的晶振振幅下降,导致fpga不工作。 attach_img qd0090 2011-6-10 864383 qd0090 2011-6-14 10:13
如何用VHDL或verilog HDL实现时钟的2倍频? attachment  ...23456..12 xzffff 2003-8-7 11164102 都市小虫 2020-9-25 21:29
[原创] “10010”序列检测器的状态是7个还是5个? attach_img digest  ...23456..10 KevinIC 2011-6-1 9462825 cykablyat 2019-5-17 15:41
[原创] 特权同学倾情奉献9G海量FPGA学习资料  ...23456..25 rousong1989 2014-7-17 24361946 freedomchen 2022-8-11 10:23
Synopsys已经宣布了SystemC是末路黄花  ...23456..19 老扁 2004-4-8 18961432 wqd008 2023-12-4 17:00
[原创] 分享我的h.264 decoder, Verilog源码与工程 attachment digest  ...23456..12 eebinqiu 2017-5-24 11561446 disappear123 2022-10-29 23:45
VHDL for MPEG4  ...23456..24 cdcll 2004-3-24 23761098 daheiguo 2017-7-11 22:39
nvidia面试归来  ...23456..22 bressanon 2006-10-20 21260804 yariyari 2014-12-15 20:32
[原创] 基于FPGA的千兆以太网UDP 硬件协议栈 attachment digest  ...23456..16 eebinqiu 2016-2-15 15960602 im.leo 2024-1-10 16:45
[原创] 千兆以太网 TCP, UDP协议, FPGA实现 attachment digest  ...23456..12 eebinqiu 2016-2-1 11659574 chinest2010 2023-7-26 15:03
[资料] AXI3 AXI4 protocol巨详细分析,有助于准确理解协议 attachment  ...23456..26 masaka_xlw 2016-9-14 25059061 ilxsh 2024-3-7 01:36
投票 [调查] Altera Quartus你在用哪个版本?你认为最稳定的版本?  ...23456..14 vistaman 2014-9-25 14057085 andrew10 2022-8-25 16:19
悬赏 [求助] Vivado的debug core怎么用? - [已解决] attach_img  ...2345 linghuqiubai 2015-5-27 4756847 Emmet_73 2023-12-5 21:45
[原创] 系统设计师才是研发的最终出路 digest  ...23456..15 ertss 2011-9-10 14056821 wjfocus1990 2018-3-28 21:27
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 attach_img  ...23456..23 megaic 2016-4-22 22056779 Gas 2024-3-8 16:06
[讨论] IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们 digest  ...23456..13 rvisk 2017-12-15 12053750 lanse000 2021-6-28 22:37
[原创] 9年FPGA工作总结,苦海无涯,穷逼多 digest  ...23456..10 sadlife1000 2016-12-10 9453670 xxf1813 2022-12-30 17:36
[活动] 《嵌入式软硬件协同设计实战指南:基于Xilinx ZYNQ》试读及ZED开发板线下体验活动 attachment  ...23456..15 qiang0204 2013-2-28 14653014 huatiantian 2022-2-21 20:01
[资料] Verilog代码,包含IIC,VGA,sram,smi接口等 attachment  ...23456..21 qjx10999 2016-8-25 20952166 霍格沃兹 2023-11-27 15:54
[资料] python硬件设计库MyHDL attachment  ...23456..18 iNostory 2017-12-7 17451612 dreamfly123123 2024-1-15 14:33
斑竹及高手请进!“用verilog语言及QuartusII实现IIC/I2C接口”  ...234 ganglg 2005-5-23 3148968 LQCONAN 2015-12-27 21:28
verilog中的for 语句 tatata 2008-4-22 647950 hwlyic 2008-5-7 08:01
[原创] 基于MicroBlaze软核的嵌入式C编程经验总结 attachment digest  ...23456..15 FPGAASICII 2012-5-8 14747495 WWJun 2022-6-28 15:49
求助verilog的朋友 attachment zhang21225 2007-8-28 347005 fucloudsea 2007-8-29 09:05
请问省略always的@(posedge clk)表达的是什么意思  ...234 chibijia 2009-12-7 3046800 habc987 2016-8-14 16:56
关于fifo深度问题 digest  ...23456..9 windzjy 2007-1-14 8646125 h9f3 2017-10-17 12:34
投票 [调查] 你用cadence工具多还是synopsys工具多?  ...23456..10 netshell 2018-4-17 9845025 Lotusy 昨天 13:10
[原创] FIFO使用技巧 digest  ...23456..9 lucien_1986 2011-10-30 8644675 Yuanlaii 2022-9-12 16:18
[资料] 分享Cadence XCELIUMMAIN_18.03.001  ...23456..11 504472832 2018-4-16 10844593 yapcc 2024-1-27 21:44
[原创] 万变不离其宗的异步FIFO面试(一)  ...2 wenhuajianyuan 2019-5-10 1943864 paley_p 2023-5-31 09:03
[原创] 《集成电路静态时序分析与建模》已经出版发行,欢迎批评指正。京东、当当等电商有售。 attach_img  ...23456..14 二师兄 2016-7-8 13543722 jianchongzhou 2023-5-14 16:34
[原创] pcie扫盲贴 attach_img  ...23456..9 shiyinjita 2014-4-10 8243776 simpleplan 2023-7-19 14:36
[求助] verilog中if else和case语句有什么区别? attachment  ...23456..7 MohanGrace 2013-4-26 6342896 yasimi 2023-10-26 09:34
[活动] FPGA线上技术研讨会(免费):VIVADO专场!名额有限! jackzhang 2021-3-26 042893 jackzhang 2021-3-26 13:11
异步设计难题证答 attachment digest  ...23456..8 老扁 2005-7-19 7842766 mnp55 2019-7-18 22:47
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:04 , Processed in 0.066136 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块