数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30091|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 3 456 7 8 9 10 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


贴个网址www.sunburst-design.com	lixuedong8000 2008-5-5	329764	amin2008 2008-7-14 23:31
[求助] Verilog testbench如何寫?? ...2 3 4 5 6..15	chiu123 2010-7-18	14929373	justfigo 2015-10-7 10:48
[原创] specify block的总结 ...2 3 4 5 6	jun_dahai 2012-1-13	5829308	wanglp1976 2023-10-17 01:36
多片FPGA互连问题	laubaggio 2008-10-29	628879	nkhuhuhu 2010-12-14 09:11
桶形移位器的原理求教~~ ...2 3 4 5 6..10	megatracy 2008-11-17	9228854	cah07 2019-8-28 11:34
【求助】时钟数据恢复电路CDR的FPGA实现 ...2 3 4 5 6..7	cheng520so 2009-3-19	6728699	fluxay08 2020-9-10 15:40
为什么后仿真时信号会在中间出现不稳定态？ (无内容) ...2	arens 2005-1-5	1028527	liubin098 2007-10-26 20:31
[转贴] 转一篇Systemverilog的一个牛人总结 ...2 3 4 5 6	logue 2013-9-16	5528556	cdting 2021-11-16 01:58
[统计] 统计你的RTL级验证工具 ...2 3 4 5	dreamylife 2011-11-3	4428426	lbzhu 2022-10-20 21:47
做FPGA与ASIC的前途比较？ ...2 3 4 5 6..14	eaglelsb 2009-11-30	13128342	sss08_leon 2015-2-26 09:39
关于Modelsim后仿真 ...2 3 4 5 6..15	songchao0621 2008-3-28	14328368	Neoachion 2023-2-20 17:30
[原创] Verilog基本电路设计之四（去抖滤波） ...2 3 4	杰克淡定 2016-6-20	3528249	jfeta 2021-3-4 08:27
[资料] FPGA设计经验 ...2 3 4 5 6..10	jiang042211 2016-6-15	9727952	yungchan 2023-10-18 12:45
[原创] 数字频率计的设计（verilog) ...2 3 4 5 6..10	huige2601 2010-2-26	9627780	a89163930 2017-5-2 19:15
[资料] vivado2015 2016 license crack ...2 3 4 5 6..12	caoshangfei 2016-6-27	11327647	mnp55 2019-7-26 10:20
[资料] PCIE协议GEN2~GEN4汇总 ...2 3 4 5 6..11	xiao_jie 2017-7-11	10127543	schui007 2024-4-19 22:14
[原创] 我对IC设计流程的一些理解（数字IC部分） ...2 3 4 5 6..8	zlmdmeail_80 2007-10-9	7227569	wjhzhx 2016-5-17 14:32
请教一个跨时钟域的后仿问题 ...2 3 4 5 6..8	vlog 2006-11-14	7427470	qq787766401 2022-7-20 11:52
[讨论] 讨论一下数字IC设计工程师的发展前景如何 ...2 3 4	yushuiyang1986 2013-8-24	3627513	icreg 2015-11-24 17:25
[求助] verilog定义reg时的初值问题 ...2	toneytang 2012-9-17	1327332	tx00044011 2012-9-18 21:25
[求助] MOS管的源级漏极区别 ...2	HADIST 2013-4-22	1327093	醉逍遥642 2015-11-24 18:23
同步fifo和异步fifo的区别 ...2 3 4 5	yn800323 2003-10-31	4127023	zzzjjjqqq666 2018-9-19 08:04
[求助] 如何将50MHZ的时钟精确分频为1HZ ...2	jefby 2012-10-23	1226988	IceXmas 2012-10-26 09:19
[原创] 关于FPGA设计仿真和硬件实测不一致问题的讨论 ...2 3 4 5 6	ertss 2011-10-28	5427000	菜鸟要飞 2016-4-26 13:12
[求助] 求助~~~~~后仿如何在testbench里加入sdf文件，也就是反标问题啦 ...2 3	Cadence—IC 2013-5-21	2926595	bai252003 2021-9-26 11:07
[求助] 关于PLL的输入时钟与输出时钟相位的关系 ...2 3	gzdy 2014-6-6	2126602	我想不够高 2023-4-28 23:25
给未来的电子设计工程师 ...2 3 4 5 6..11	bryan_wang 2006-11-27	10226527	2740710202 2017-6-30 16:33
[原创] Xilinx ISE官方IP可以解密源码了 ...2 3 4 5	Student 2014-12-29	4826438	eastboy 2024-3-16 08:31
[原创] 作为一名女性ICer，能在这行干下去吗 ...2 3 4 5	夏尔 2019-11-4	4826362	tinybluebottle 2021-2-21 10:35
[原创] 特权同学倾情奉献9G海量FPGA学习资料 ...2 3 4 5 6..9	rousong1989 2014-3-6	8326248	夏尔 2019-11-19 14:04
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 ...2 3 4 5 6..9	jlf521 2018-8-30	8026271	品博锦取_2021 2022-9-26 13:51
[求助] DDR3 Read Leveling ...2 3 4	linghuqiubai 2014-10-22	3426197	珊瑚ang 2021-9-8 11:57
[转帖]Synopsys工具介绍 ...2 3 4 5 6..7	一声叹息 2004-9-21	6526047	MARKcz 2023-10-27 09:09
[原创] 讨论下latch的time borrowing？ ...2 3	seaman_516 2010-1-6	2825960	lulanlanily 2023-2-13 16:20
Clock_Dividers_Made_Easy ...2 3 4 5 6..9	alex_bai 2006-10-31	8725783	christ0426 2019-10-15 07:26

1 2 3 456 7 8 9 10 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30091|排名: 11

快速发帖

站长推荐 /2