手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
举报
原帖由 volcanozhd 于 2008-10-29 17:25 发表 登录/注册后可看大图 根据板上互连的io定义好你的ucf就可以了,如果两片FPGA是同步的系统要特别注意片间延时的影响. 如果是一个设计要放到几片FPGA中去(比如设计太大了,一片放不下),可以使用partition的工具(如certify), 定义好boardf ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-5-16 07:09 , Processed in 0.026347 second(s), 9 queries , Gzip On, MemCached On.