同步fifo和异步fifo的区别

yn800323

各位能不能同步和异步的差别，怎么样就叫做同步怎么样就叫异步了
例如板卡上的fifo，是不是在不占有总线的时候，也就是不再dma读的时候，写入fifo就叫做异步；在占有总线进行dma读的时候边写入fifo就叫同步，不知我的理解对不对，请各位指正

jackzhang

对于异步fifo一般有两种理解，一种是读写操作不使用时钟而是直接采用wr,rd来进行，比如cypress就提供这样的fifo. 另一种，是指在fpga和asic是设计中，异步fifo是指具有两个时钟的双口fifo, 读些操作在各自的时钟延上进行，在两个不同时钟下，可以同时进行读或写。

arena

AsynFIFO is a real dual-port RAM with independent wr/rd clock and some additional control logic providing the RAM status,such as empty/full,almost_empty/almost_full,etc.
SyncFIFO only has one clock,that samples both the write data and read data.
Implementing AsynFIFO in FPGA is always troublesome to use the grey code, but some development enviornments provide its Core.
SyncFIFO is always very simple in design and use.

bravelu

异步fifo在fpga占用的资源比同步fifo大很多，不是实在没有办法最好不用。

aluzi

支持BraveLu大哥的观点.有个再intel做过CPU的大师说过:能用同步的就用同步,除非你的功力高深,他说的是SoC的设计.可能在这里扯远了.

jackzhang

   

下面引用由aluzi在 2003/10/31 04:31pm 发表的内容：
支持BraveLu大哥的观点.有个再intel做过CPU的大师说过:能用同步的就用同步,除非你的功力高深,他说的是SoC的设计.可能在这里扯远了.

我觉得你说的同步和异步是指同步时序电路或异步时序电路。这所说的fpga/asci内的异步fifo其实内部设计任然是同步设计，这不过在两个时钟域内罢了。并不是异步设计

aluzi

Jack兄:
       不好意思,对于做成芯片的FIFO我不太清楚,所以我也说扯远了.那它这个是不是有多个CLK的异步FIFO?谢谢指教!

jackzhang

前面说过了，在fpga中异步fifo只是指双时钟双端口的fifo

aluzi

呵呵,明白了,谢谢

一声叹息

   

下面引用由bravelu在 2003/10/31 04:10pm 发表的内容：
异步fifo在fpga占用的资源比同步fifo大很多，不是实在没有办法最好不用。

异步FIFO的功能除了缓冲之外，另一个常用功能就是完成信号在不同时钟域的速度匹配。这在数据通信领域应用非常广泛，例如完成系统侧时钟域和线路侧时钟域的匹配。