设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog testbench如何寫??

1 234 5 6 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

楼主: chiu123

[求助] Verilog testbench如何寫??

发表于 2010-8-5 09:16:50 | 显示全部楼层

8# smeiyang 谢谢分享

回复支持反对

使用道具举报

发表于 2010-8-5 09:17:56 | 显示全部楼层

9# luancaofen 谢谢分享

回复支持反对

使用道具举报

发表于 2010-8-5 14:43:53 | 显示全部楼层

来学习学习

回复支持反对

使用道具举报

发表于 2010-8-7 20:28:43 | 显示全部楼层

谢谢！

回复支持反对

使用道具举报

发表于 2010-8-7 22:40:41 | 显示全部楼层

正在郁闷中，找不到相关的资料，感激

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-9 09:04:10 | 显示全部楼层

感谢分享哈

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-8-9 10:03:28 | 显示全部楼层

kankankankan

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-10 10:35:02 | 显示全部楼层

谢谢分享！！！！！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-8-10 13:26:44 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-10 14:22:24 | 显示全部楼层

xiexielouzhule

回复支持反对

使用道具举报

1 234 5 6 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-8 10:54 , Processed in 0.015966 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表