设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog testbench如何寫??

1 2 3 456 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

楼主: chiu123

[求助] Verilog testbench如何寫??

发表于 2010-9-1 09:22:21 | 显示全部楼层

Thanks for sharing

回复支持反对

使用道具举报

发表于 2010-9-2 18:45:39 | 显示全部楼层

最近也在看test bench

回复支持反对

使用道具举报

发表于 2010-9-13 18:40:41 | 显示全部楼层

thanks for sharing!

回复支持反对

使用道具举报

发表于 2010-9-14 01:06:01 | 显示全部楼层

我也想学习！！！！

回复支持反对

使用道具举报

发表于 2010-9-14 06:35:22 | 显示全部楼层

我也想学习呢，谢谢好心人分享资料啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-14 22:26:32 | 显示全部楼层

这个有点复杂呀，还在研究

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-29 15:34:43 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-19 23:43:24 | 显示全部楼层

好，谢谢了，下载来看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-10-19 23:46:21 | 显示全部楼层

再下载来看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-20 00:20:23 | 显示全部楼层

謝謝下來看看

回复支持反对

使用道具举报

1 2 3 456 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-28 20:42 , Processed in 0.775777 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表