Verilog testbench如何寫??

znxxznx · 发表于 2011-1-16 22:29:49

我也想知道，如何写好啊

suyang2745 · 发表于 2011-3-9 18:23:09

好东西，收了……谢谢啊

cxhgdut · 发表于 2011-3-9 18:51:57

回复 8# smeiyang

这是一个verilog hdl的简单学习实例资料，适合初学者！！

smartyaya · 发表于 2011-3-13 15:14:47

都是有心人，好人谢谢了，大家一起努力吧。。。

wsdysjtu · 发表于 2011-4-12 13:16:04

回复 9# luancaofen

谢谢分享

dlb05061131 · 发表于 2011-4-13 11:45:49

这个东西，例子太多了，网上一查就知道了。建议从最简单的开始，先完成一次测试。

xmffsf · 发表于 2011-4-16 12:47:35

Verilog HDL设计的要点.rar (98.07 KB)
没有关于testbench写法的。

zeushuang · 发表于 2011-4-16 14:28:23

第十章．设计练习进阶?

wbliu · 发表于 2011-4-17 22:34:39

回复 1# chiu123

哎呀，很好

chiu123 · 发表于 2011-5-5 09:54:07

持續追蹤學習中!!感謝大家的參與

[求助] Verilog testbench如何寫??