Verilog testbench如何寫??

池承利 · 发表于 2012-4-20 16:05:30

你在首页上搜索一下，verilog经典的五本书，里面有一本就是专门讲如何写testbench的！很专业

hasong · 发表于 2012-4-20 17:30:01

好东西啊，感谢，下载了

fuyaolong · 发表于 2012-4-21 11:38:35

回复 9# luancaofen

看看，有时候知道怎么回事，但是让自己搭一个复杂一点的验证平台，还是不知道怎么下手

fuyaolong · 发表于 2012-4-21 11:41:27

回复 9# luancaofen

你这个不能叫测试平台，太简单了，就是一个定向测试

yjpbeyond · 发表于 2012-5-18 23:00:31

感谢分享啊，很有用

juyuantwo · 发表于 2012-6-18 17:06:11

多谢多谢啦~~~~~~~~~~~~

回家上自习 · 发表于 2012-6-21 17:56:57

xiexiefenxing!

zhaow0422 · 发表于 2012-6-22 17:50:20

学习了

wenyue_chu · 发表于 2012-6-22 22:49:55

感谢，下载了

xqiang1230 · 发表于 2012-6-25 19:48:19

楼里有些资料挺好啊~

[求助] Verilog testbench如何寫??