Verilog testbench如何寫??

xiangql · 发表于 2012-6-26 13:37:20

学习下

sunt8707 · 发表于 2012-6-26 17:04:03

这个肯定要勤学苦练

duguyi_lui · 发表于 2012-7-11 02:30:28

很好非常好！

jianjiandee · 发表于 2012-7-26 13:29:23

网上还是有很多此类资料的

hsboyfxj · 发表于 2012-7-26 21:31:32

写多点就知道怎么写了吧。。不知道的看看文档呗

likefying · 发表于 2012-7-27 08:35:04

这个可以有。不过看到的太晚了……

likefying · 发表于 2012-7-27 08:47:34

我只知道VHDL的testbench怎么弄

lara9554 · 发表于 2012-7-28 22:09:24

建议学习SV的TB

lvmingfiona · 发表于 2012-8-9 09:41:40

谢谢，正在寻找testbench呢！

xiangql · 发表于 2012-8-9 09:58:20

好东西，谢谢分享

账号		自动登录	找回密码
密码			注册

[求助] Verilog testbench如何寫??