设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 数字频率计的设计（verilog)
1 ...2345678910
返回列表 发新帖
楼主: huige2601

[原创] 数字频率计的设计（verilog)

[复制链接]
ghlyc
发表于 2016-5-13 10:03:51 | 显示全部楼层
下载学习，谢谢楼主
回复 支持 反对

举报

gret
发表于 2016-6-29 22:40:27 | 显示全部楼层
回复 11# qushaobo


    不会吧！5年都没钱赚，去那些公司工资不是挺高的吗？有上万吗？
回复 支持 反对

举报

update11
发表于 2016-7-26 21:01:21 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

荒漠小草
发表于 2016-9-21 12:11:33 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wuhuafu
发表于 2016-9-21 14:43:59 | 显示全部楼层
不错不错，很好
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fengwwwye
发表于 2016-9-21 21:56:37 | 显示全部楼层
不错啊，可以好好学习下！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

a89163930
发表于 2017-5-2 19:15:55 | 显示全部楼层
楼主没有像keil一样的那种工程文件一键打开所有都关联吗
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...2345678910
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 19:35 , Processed in 0.023332 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表