EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31202|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 628 629 630 631632633 634 635 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求modesim教程	wlyj000 2011-12-14	31910	hua2011sz 2011-12-14 22:57
[求助] QUARTUS II 综合后网表涵盖什么信息？	歪枣树 2011-12-7	22211	zhanjunyi 2011-12-14 22:32
[讨论] 怎样在linux下通过脚本运行modelsim，verdi等程序，实现工作流程自动化？	禅师1988 2011-8-19	56533	remnant 2011-12-14 22:22
[求助] quartus新手问题	mazama 2011-11-20	73637	zhanjunyi 2011-12-14 22:10
FPGA实现USB转串口 ...2	soundsong 2006-10-25	1112755	jb7955 2011-12-14 21:53
[求助] 请大家帮我看一段verilog代码 ...2	yanzhengkuaile 2011-12-13	134381	zhanjunyi 2011-12-14 21:51
[求助] quartus仿真小问题	laoqiang 2011-12-11	54075	zhanjunyi 2011-12-14 21:47
[求助] FIFO 的小小疑问求各位大侠指教	leomeng 2011-12-13	42486	zhanjunyi 2011-12-14 21:43
[原创] Technology map viwer post fitting	emlair 2011-12-11	43188	zhanjunyi 2011-12-14 21:42
[求助] 传输门中晶体管衬底是怎样连接的，还有数字电路中MOS管的衬底是怎样接的	zhouweiscut 2011-12-14	36789	zhanjunyi 2011-12-14 21:39
[求助] 过程连续赋值问题	neogeo3721 2011-12-14	64468	zhanjunyi 2011-12-14 21:34
[求助] buffer ram fifo比较和应用	hattic 2010-3-11	611096	zhanjunyi 2011-12-14 21:32
浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 ...2	zhouhong 2009-2-27	105053	zhanjunyi 2011-12-14 21:31
[求助] verilog 16进制译码难题解决 ...2 3	older123 2011-11-30	259074	older123 2011-12-14 19:25
[求助] time quest	emlair 2011-12-13	32357	emlair 2011-12-14 13:15
[求助] 关于FIFO延时以及移位寄存器的疑问，请高手指教！	shenqizhiren 2011-12-13	44233	qlengyu 2011-12-14 08:35
[求助] 万事开头难	zbtian 2011-12-12	53797	liujian_2009 2011-12-13 23:46
[求助] 急求助！quartus工程的时序问题	xiaoli055 2011-12-13	22795	johnnyluck 2011-12-13 21:10
[求助] 初学者verilog仿真小问题	wlyj000 2011-12-12	52532	johnnyluck 2011-12-13 21:05
[求助] 请教如何在Quartus中对系统内的子模块单独添加时序约束？	dongdavis 2011-12-13	34065	jack888518 2011-12-13 16:47
[求助] 求助，红色飓风2代研发板的原理图+pcb图	anqi2125 2011-12-13	03534	anqi2125 2011-12-13 16:14
[讨论] dve question	fengzhishang58 2011-12-13	08051	fengzhishang58 2011-12-13 10:14
[求助] 求助：ASIC代码写完，综合之前要做些什么工作 ...2	sara0830 2011-12-12	125954	dongdong214 2011-12-13 03:04
[求助] ise 13.1 编译仿真库warning，求助 ...2	qd0090 2011-5-14	106697	lstarsoul 2011-12-12 21:16
[求助] quartus里面有一些time-limited megafunction	orientview 2011-12-12	02090	orientview 2011-12-12 20:52
[求助] verdi使用求助	l2002924700 2011-12-12	02843	l2002924700 2011-12-12 19:47
[求助] Quartus编译后查看FMAX报告，求指导	sara0830 2011-6-24	87617	skytang007 2011-12-12 17:17
[求助] 请问大家关于questasim的问题	raymond1989 2011-12-12	33428	xxit 2011-12-12 17:04
[求助] quartus ii 11.1增量编译的打开选项没有了，怎么回事？	kaiseradler 2011-12-11	34238	fuyaolong 2011-12-11 21:19
[讨论] time analyzer	emlair 2011-12-11	12348	buley 2011-12-11 20:52
[求助] 比较器的延时问题	qingweisan 2011-12-10	49259	qingweisan 2011-12-11 09:44
[求助] fft ip核使用	fengche2012 2011-12-10	02128	fengche2012 2011-12-10 16:20
[求助] Quartus 对用符号reg的综合能力?	zongkai2003 2011-12-6	63164	freshair_eet 2011-12-9 18:50
[求助] vhdl里面怎么实例化smic lib里面的cell?	chenzhao.ee 2011-12-8	12048	lhy217 2011-12-9 13:16
[求助] 问一下mips cpu的问题，，希望有人回答一下	cocoqoo 2011-9-12	53567	running 2011-12-9 09:35

1 ... 628 629 630 631632633 634 635 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31202|排名: 11

快速发帖

站长推荐 /1