数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 628 629 630 631632633 634 635 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 不同时钟域的数据采集	shxr 2012-1-12	12496	silencex8 2012-1-12 22:19
DC 的ungroup -all 和ungroup -all -flatten的相关问题	cwg540 2009-4-27	53645	zhustudio 2012-1-12 13:33
[原创] DC综合是对reset信号的处理	zhoufawang_tju 2012-1-6	23192	zhustudio 2012-1-12 11:20
[求助] 求问：怎样使用design compiler对比两个设计的优劣？	freya0226 2012-1-5	23634	zhustudio 2012-1-12 11:17
[求助] 用NC verilog仿真是报错，求助高手	xhqbeyond 2012-1-5	22447	zhustudio 2012-1-12 11:13
[求助] ISE综合报告和implement报告资源使用不同	netyouke314 2012-1-11	55043	netyouke314 2012-1-12 11:13
[讨论] 如何比较两个设计的优劣	xiaohonging 2012-1-6	42777	eaglelsb 2012-1-12 11:07
[求助] 移动平均滤波器的VHDL实现	wh.yang 2012-1-6	22704	zhustudio 2012-1-12 10:51
[求助] 如何提高实现的设计的频率 ...2 3 4	Johnny_Cheng 2011-12-5	3911864	zhustudio 2012-1-12 10:49
[求助] 用modelsim仿真疑惑求解 ...2 3	SKILLER 2011-12-29	276659	zhustudio 2012-1-12 10:35
[求助] 数字设计使用latch到底有什么弊端？ ...2 3	zh123456789 2010-7-31	2110979	zhustudio 2012-1-12 10:32
[求助] 请问大家关于CTS入门方面的知识，刚刚接触	atlandis 2012-1-11	22457	atlandis 2012-1-11 22:19
[求助] DDR2的local_init_done始终为低电平	orientview 2011-11-25	53508	zongkai2003 2012-1-11 10:02
如何在modelsim5.8中生成Quartus的库 ...2	shadow 2004-4-9	105144	hai0000001 2012-1-10 23:00
[讨论] Arria II GX FPGA ddr2控制器问题	genus001 2012-1-8	26867	genus001 2012-1-10 22:09
[原创] 大家看看下面的代码有啥问题	ratdanlu 2012-1-9	76441	zhang2000 2012-1-10 21:27
[求助] 刚开始学verilog 写了个uart程序，请教大侠啦；每次都丢最后一位	332981030 2011-12-24	83160	太阳公子 2012-1-10 20:24
altera fpga 中文讨论组，欢迎加入	stephen100 2007-10-25	12683	fengxie 2012-1-10 17:18
[求助] 在FPGA中如何计算CPU执行程序的时间 ...2 3	歪枣树 2011-2-23	208876	huxiaokai2005 2012-1-10 16:45
[求助] Booth乘法器综合	helongknight 2012-1-10	32964	zhq415758192 2012-1-10 11:20
[求助] FPGA开发板上的CPLD怎样恢复默认配置？初学菜鸟求助！	justxyzxyzxyz 2012-1-9	22970	justxyzxyzxyz 2012-1-10 09:54
[求助] 关于DC设置set_max_delay 的问题	安妮远静 2012-1-5	86639	everhappy 2012-1-10 09:07
[求助] sp.v ps.v 和sys.v	tangate 2012-1-8	32300	tangate 2012-1-9 19:20
[求助] synthesis的log裡總是有warning:Operating condition WCCOM set on design ...	strong12345 2012-1-8	15208	zhq415758192 2012-1-9 08:48
[求助] 请教几个问题	mayiqun720 2012-1-7	12872	dreamylife 2012-1-8 14:17
[求助] modelsim中打不开.v文件	tangate 2012-1-3	46032	tangate 2012-1-8 09:32
[求助] mig初始化失败	kuige0803 2012-1-8	02383	kuige0803 2012-1-8 08:19
[求助] [DC] dc在report时，如果报文太长需要多次按空格才能继续打印到屏幕上 - [已解决]	yzt000000 2012-1-5	76499	neoitachi 2012-1-6 21:24
[讨论] 代码规范	shxr 2012-1-6	28831	asyou 2012-1-6 17:37
[原创] 基于FPGA的SOPC实践教程	liujian_2009 2011-11-2	72986	songjinchao 2012-1-6 11:59
[求助] 关于源时钟和门控时钟间的相位差的问题	xiaoqiang87 2012-1-5	65147	jackertja 2012-1-6 10:33
[求助]Quartus II中综合例化后无元件 ...2	jayhust 2007-10-17	1620188	creazystone 2012-1-5 23:08
[求助] 在自己的设计中调用Quartusii生成的firIP核，然后在modelsim中进行仿真...求助	hidecom 2011-12-30	54655	creazystone 2012-1-5 23:00
[求助] RFID之读写器中的编码问题	oceanwangchao 2011-12-30	53589	xiaohonging 2012-1-5 15:41
[原创] 滤波器中的乘法运算设计 ...2	qinlongdwtdx 2011-12-28	1711773	greenwindstudio 2012-1-4 20:32

1 ... 628 629 630 631632633 634 635 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2