Arria II GX FPGA ddr2控制器问题

genus001 · 发表于 2012-1-8 11:13:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

使用ALTERA Arria II GX型号FPGA，在10.1下生成DDR2 controller with alt_memory_phy。读写的时候burst_size恒定为4，读写时序和说明上写的一致，仿真没问题，但上板测试后发现，正常读写一段时间后，local_ready信号会一直拉低，之前发出的读命令也没有返回数据。之前怀疑是QUARTUS版本的问题，换成QUARTUS11.0后发现问题还是存在。
大家有没有碰到过这种情况，或者能给一些建议，多谢！

asyou · 发表于 2012-1-10 16:23:13

有碰到过，时序问题，你把控制电路的时钟反一个相试试！另外能说说你做的是什么项目吗？Arria II 我还没用过！

genus001 · 发表于 2012-1-10 22:09:32

找到原因了，抓信号发现在某一个时刻写操作时少写了一拍数据，导致DDR2控制器内部的CMD_FIFO出现FULL，做的项目是路由器相关的。

[讨论] Arria II GX FPGA ddr2控制器问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2