EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31203|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 626 627 628 629630631 632 633 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[解决] 各位大神见过344): Internal error: .	engbe 2011-12-24	22702	qlengyu 2011-12-26 08:15
[求助] 数字信号处理怎么在FPGA板上实现	yxf454650 2011-12-24	32228	qlengyu 2011-12-26 08:08
[求助] 谁有dspbuilder11.0的破解？	nathanlgy 2011-6-10	32859	magee 2011-12-25 23:14
请教一下计时器的设计	westangel 2006-11-4	63726	qingjj 2011-12-25 15:23
[求助] 【遇到奇怪问题】加入ucf到工程但是不认	clwylclwyl 2011-12-18	83910	KevinIC 2011-12-25 14:46
[求助] Altera FPGA NIOSII 编译错误信息	skyccd 2011-12-24	32579	skyccd 2011-12-25 12:35
[求助] 有么有Verilog实例比较多的资源推荐一下？	snn 2011-12-24	22479	snn 2011-12-25 10:03
[求助] verilog中关于并行传输的问题 ...2	chen5135053 2011-6-4	106916	songchao236 2011-12-24 22:54
[求助] verilog hdl语言，小问题求助，关于高阻态。	shuaizhang159 2011-12-24	34598	shuaizhang159 2011-12-24 16:01
[原创] .18制程芯片外部通过pad向clock tree灌入100M左右的时钟可行不？	chenzhao.ee 2011-11-15	11847	luo147258 2011-12-24 15:41
请问为什么要用独立的电路综合软件如synplify呢?	bluerainbow 2004-3-8	53510	kingmemory 2011-12-24 13:18
[求助] 关于状态机被综合掉的问题	greenapl1985 2011-12-24	13608	vongy 2011-12-24 11:36
[求助] Technology Map Viewer与RTL Viewer描述电路不一样	speedUp 2011-12-22	39678	zhangbinsniper 2011-12-23 23:52
[求助] 请教各位高手关于FPGA学习的问题	wxyj789800 2011-12-23	12041	shiyinjita 2011-12-23 20:20
[求助] 设计一任意序列检测器(待测序列右移串入/并出）波特率9600	893198256 2011-12-23	02013	893198256 2011-12-23 16:52
[求助] verilog按要求分频和调节占空比。新手，感觉问题比较复杂，请高手点拨。	cococenstar 2011-12-21	95689	wyj_whu 2011-12-23 14:30
[求助] ASIC/FPGA功耗估算中的翻转率问题	ishock1 2011-11-24	57546	杀猪的日子 2011-12-23 13:24
[求助] 新手求助，诸如perl、tcl这些脚本在FPGA/ASIC开发中有什么用啊？ ...2 3	nishuiqiqiu 2011-1-30	2612675	杀猪的日子 2011-12-23 13:20
[求助] 建立时间不够的话会出现什么问题，如何解决。保持时间不够怎样解决？	hxc7206043 2011-12-16	96916	杀猪的日子 2011-12-23 13:12
[讨论] FPGA在多大的时钟下会频繁遇到时序收敛问题？	asyou 2011-11-23	83244	杀猪的日子 2011-12-23 12:58
[求助] 求助：同步FIFO,和异步FIFO使用	xiaosha921 2011-5-17	12541	qingxuan1 2011-12-23 09:40
[原创] 标准NAND FLASH控制器	axpro 2011-12-22	02735	axpro 2011-12-22 13:13
[求助] 关于由RTL得到状态图求助	songchao236 2011-12-20	23365	songchao236 2011-12-22 08:42
[求助] xilinx spartan3 FPGA内相同bank中的多个Vcco必须接一个电压吗？能否空置？	zhangqi2005 2009-12-23	66650	zm218wri 2011-12-21 23:53
[求助] 有哪位高手做过将Serdes加在FPGA中吗？ ...2	xiaokira 2010-4-14	125731	vongy 2011-12-21 23:04
[原创] 无盘工作站 vmware synopsys licence	gerry1812 2011-12-21	01895	gerry1812 2011-12-21 16:04
请教后仿真中一个重大发现timescale ...2	xinyancode 2004-11-21	127693	shxr 2011-12-21 14:27
[求助] verilog代码信号同步问题	longjilb 2011-12-20	42498	bunengwang 2011-12-21 12:59
请教Modelsim的一个用法技巧，大家都需要的 ...2	xinyancode 2005-1-27	116402	nathanxgx 2011-12-21 10:00
[求助] 数字clock generator 怎么做？	lhlhualin 2011-8-29	73421	vongy 2011-12-21 01:01
[求助] 求教关于FPGA中的clock skew 的问题 ...2	ajuehe 2011-12-10	105976	ajuehe 2011-12-21 00:12
[求助] synplify retiming	jerry365 2011-11-22	63021	kingmemory 2011-12-20 23:18
[求助] 想做IC设计，该怎么安排学习流程 ...2	wyyg 2011-12-8	145641	vinsung 2011-12-20 21:42
[招聘] 关于求职的问题请各位慷慨支招啊	chenj0217 2011-10-25	93427	shuli124 2011-12-20 17:51
[求助] FPGA中用posedge CLK 还是negedge CLK来抓信号呢	pausebreak 2011-12-15	36040	shuli124 2011-12-20 17:31

1 ... 626 627 628 629630631 632 633 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31203|排名: 7

快速发帖

浏览过的版块

站长推荐 /1