EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 21 |主题: 31149|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 629 630 631 632633634 635 636 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 谁能提供一个DRR2 controller的使用指南啊？	orientview 2011-11-25	11790	eagle654321 2011-12-1 14:00
[求助] 凹凸面试合同 ...2	fanda100 2011-10-19	158123	dongdong214 2011-12-1 10:57
Synopsys LEDA可以检查指定路径的情况吗？	odingo 2009-11-9	22742	conghung2012 2011-11-30 21:35
[求助] 求教高手:modelsim里如何仿真有初值的RAM的行为？	birdf 2011-11-30	23675	birdf 2011-11-30 21:08
[求助] 自己创建的ROM读不出来数据	走走停停 2011-11-29	83474	jack888518 2011-11-30 17:27
[分享] 老扁前一段时间提出的modelsim vs VCS的问题好像可以这样解决 ...2	一声叹息 2003-12-2	1115662	zhujizhen2015 2011-11-30 15:42
vcs能安装到RHEL3上否？	zweishi 2008-12-25	92521	zhujizhen2015 2011-11-30 15:28
[活动] XILINX LX9开发板免费试用第二轮名单公布 ...2 3	jackzhang 2011-8-30	248925	扎西 2011-11-30 13:00
[求助] 通过上位机的UART控制我verilog程序	飞的更高8 2011-11-28	73899	lybuct 2011-11-30 11:56
[求助] nios2 conmand shell无法正常启动啊！	这人很烦 2011-11-30	12333	这人很烦 2011-11-30 11:54
[求助] 关于FPGA上RAM的问题	neogeo3721 2011-11-29	32218	neogeo3721 2011-11-30 10:20
[原创] 请教一个verilog的语法错误 ...2	xiaojigao 2011-11-25	1313033	kobefly225 2011-11-30 09:03
[讨论] nanosim question	fengzhishang58 2011-11-29	12834	limpidyou 2011-11-30 08:52
[求助] 【请教】如何自动将verilog的底层信号拉到模块的顶层去	清扬如昀 2011-8-30	73954	lmz05 2011-11-29 20:03
[求助] 请问各位大侠，verilog中如何根据不同条件进行实例化	lmz05 2011-11-28	76075	lmz05 2011-11-29 20:00
[求助] 序列检测器问题	lybuct 2011-11-29	02400	lybuct 2011-11-29 17:09
[讨论] quarus11.0中timequest的建立时间分析发现的问题	slowd 2011-11-28	22994	jack888518 2011-11-29 14:28
[求助] modelsim仿真时的glbl.v出错	zht2011 2011-11-25	43292	zdhyy 2011-11-29 09:12
[求助] 求指教	西北望射天狼 2011-11-26	32146	jack888518 2011-11-28 23:59
[求助] xilinx fifo IP核的empty信号不对	xiaofeng2001 2011-11-27	311522	xiaofeng2001 2011-11-28 22:29
FPGA学习小结（一） ...2 3 4 5 6	jerome555 2009-5-8	5612231	tzhaody12 2011-11-28 21:59
[求助] Cyclone IV GX如何实现高速差分信号收发？ - [悬赏 10 信元资产]	s.n.jianguo 2011-11-28	02869	s.n.jianguo 2011-11-28 21:40
[求助] Debussy怎么看wire数组？	sonicsun 2011-11-18	23393	remnant 2011-11-28 20:29
[讨论] 谁了解申威1600啊！	asyou 2011-11-28	12468	asyou 2011-11-28 17:45
[讨论] 请教这个程序主要是实现什么功能的啊	summuy 2011-11-25	72961	summuy 2011-11-28 17:31
[求助] UART的测试验证 - [悬赏 100 信元资产]	alvin123 2011-11-25	73692	alvin123 2011-11-28 16:08
[求助] 请教一下关于xilinx fir compiler中差分输出的问题 - [阅读权限 255]	qiujian333 2011-11-28	04471	qiujian333 2011-11-28 14:43
[求助] 问下，大家在quartus里引脚分配时用tcl还是csv，txt	larrylxl 2011-11-26	12540	jack888518 2011-11-28 13:08
[求助] DC 安装很顺利，但运行不了，请教大家！	suzhou08525 2011-11-25	22127	suzhou08525 2011-11-28 08:09
[原创] 如何查看乘法器的综合结果	emlair 2011-11-22	63142	conghung2012 2011-11-27 20:42
[求助] 请问从下面这个FPGA的综合结果，能够知道这个模块的一些什么信息？谢谢	amousea 2010-3-29	510748	conghung2012 2011-11-27 20:40
[求助] xilinx 设计中使用ip核的综合问题	zht2011 2011-11-27	01861	zht2011 2011-11-27 18:10
[求助] EDK的GPIO_IO用法	jackking0204 2011-11-25	82903	jackking0204 2011-11-27 14:15
[求助] 如何让Differential LVPECL和3.3v LVCOM电压标准在同一个bank共存？	wanghongjin 2010-5-20	65324	analogbsliu 2011-11-27 10:33
[求助] 关于FPGA的打两拍防止复位问题？ ...2	shiyinjita 2011-11-2	117300	pornanier 2011-11-26 21:04

1 ... 629 630 631 632633634 635 636 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 21 |主题: 31149|排名: 7

快速发帖

浏览过的版块

站长推荐 /1