EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 632 633 634 635636637 638 639 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教大牛用verilog描述多位或多个信号改变的沿检测电路如何写啊？	daboboxiao 2011-11-17	22705	daboboxiao 2011-11-17 17:51
[求助] verilog 任务	l2002924700 2011-10-31	21956	Hi-board 2011-11-17 15:52
[求助] 请教：多端口ROM的verilog设计问题 ...2	greenhope 2011-5-9	129048	kalote 2011-11-17 15:31
谁了解如何用vhdl写倍频程序？	360883850 2009-9-14	98763	kalote 2011-11-17 15:10
[求助] 请教FIFO中的近满和近空标志的作用？	yanzhengkuaile 2011-11-2	64074	kalote 2011-11-17 15:04
[讨论] 使用M3/M0 IPcore问题集锦	_eric 2011-11-16	24746	solarwafer 2011-11-17 12:26
[原创] 用signal tap的时候，老死机，怎么回事？	orientview 2011-11-17	33404	shiyinjita 2011-11-17 11:36
[求助] 在chipscope中，虽然 keep = "true"，但有的reg还是没效果	hongyijia13 2011-11-15	36176	telantan 2011-11-16 22:54
[讨论] Altera EP3C奇怪的问题，请高手指教	liu_jun_ivan 2011-11-15	22541	千牛卫 2011-11-16 22:41
[求助] 关于数字视频编码器分辨率	w8370912 2011-11-12	82988	jm2000 2011-11-16 15:55
[讨论] 请教	chaoqinaggao@to 2011-11-16	07123	chaoqinaggao@to 2011-11-16 14:28
[求助] modelsim仿真的问题	lq4080 2010-11-3	83369	panzhonghb 2011-11-16 11:01
[原创] 乒乓操作问题	kknd2009 2011-11-10	54923	kknd2009 2011-11-16 05:16
[求助] 请教一个问题，大虾请进 ...2	andyjoan 2011-11-12	115623	wjhdmmm 2011-11-15 22:12
[原创] 双口RAM求助	cr24kcr24k 2011-11-15	33118	cr24kcr24k 2011-11-15 16:17
[讨论] Verilog 輸出高阻抗求解	bluebalm29 2011-11-14	14749	remnant 2011-11-14 23:52
[讨论] 组合逻辑和时序逻辑的区别	liujian_2009 2011-11-12	23850	liujian_2009 2011-11-14 23:12
[求助] 200M时钟的信号同步到100M	pwb1118 2011-11-10	95963	emicleung 2011-11-14 22:37
有没有这种FIFO	kaikai1981 2008-7-11	52945	emicleung 2011-11-14 22:20
[求助] 高手指点verilog中task的调用问题	misrig001 2011-11-14	24709	remnant 2011-11-14 21:17
[求助] FPGA方向	tangate 2011-11-10	42483	lh130748 2011-11-14 18:31
请Verilog高人指点寄存器的这两行设计代码 ...2	xinyancode 2005-1-13	115625	masaka_xlw 2011-11-14 16:58
[求助] 麻烦推荐一些经典Verilog代码, 想学习一下他们的设计? 谢谢 ...2	haimag 2011-9-24	125023	masaka_xlw 2011-11-14 16:51
[求助] 各位高手，我在modelsim仿真编译时，报错	liamy2009 2010-11-18	52894	panzhonghb 2011-11-14 16:44
请教DDR设计	jamyce 2004-6-8	52519	qqgomy 2011-11-14 16:41
[求助] verilog与VHDL语言那个有利于设计实现？ ...2	sweet1200 2011-10-5	115178	路晨晨 2011-11-14 16:20
[求助] Verilog中`include"*.v"问题求解	这人很烦 2011-11-11	33655	这人很烦 2011-11-14 10:24
[求助] VCS装不起，装了不能用	rex1900 2011-11-13	24164	jack888518 2011-11-13 22:58
[求助] 请问IC公司有哪些职位是适合计算机、通信这些偏软的专业呢？	qwer20082 2011-11-11	32285	zzly_c 2011-11-13 20:40
转载一篇关于“clock skew”的文章	一声叹息 2003-10-14	66679	eekevin25 2011-11-13 17:55
[讨论] 时钟树综合问题	894438252 2011-11-13	02370	894438252 2011-11-13 17:48
[求助] lec/conformal 如何比gated clock和gated data？？	amormio124 2011-3-10	13543	lling65 2011-11-12 22:40
[求助] 求助：conformal mapping 中的一个问题	86497689 2011-3-18	32913	lling65 2011-11-12 22:39
[求助] 求助：conformal不通过	86497689 2011-3-30	94400	lling65 2011-11-12 22:38
[求助] always @*语句的时序是什么样的	john3851 2011-10-8	72783	chen.terry 2011-11-12 21:35

1 ... 632 633 634 635636637 638 639 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1