EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31202|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 632 633 634 635636637 638 639 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于系数重载的问题 - [阅读权限 255]	qiujian333 2011-11-24	41587	qiujian333 2011-11-24 16:54
[求助] 求助：Error: CONF_DONE pin failed to go high in device 1	dongdavis 2011-10-8	416289	lssxye 2011-11-24 15:20
关于浮点运算的问题： ...2	chenzhao.ee 2007-9-14	114835	fxty 2011-11-24 14:26
[资料] verilog hdl, 数字编程与综合 ...2	cccoccc 2009-12-26	134611	jdpeng6202 2011-11-24 12:59
[求助] 求助 NC_Verilog_Simulator 的licence	alvin123 2011-11-24	02412	alvin123 2011-11-24 12:53
[求助] 急求高手帮忙解答！	w8370912 2011-11-23	12880	w8370912 2011-11-24 10:58
[讨论] FPGA高手之路 ...2	mazama 2011-11-23	106712	孑然儿 2011-11-24 10:55
[求助] modelsim6.5仿真结果有误，花了很长时间无法解决	sanger0201 2011-11-4	42061	孑然儿 2011-11-24 10:47
[求助] Failed to find 'count10' in hierarchical name /count10.	284294022 2011-11-23	23729	284294022 2011-11-24 08:44
[求助] 我的modelsim 6.5怎么最后输出不了波形呀？	418478935 2011-4-25	94374	tomatowo2 2011-11-23 21:23
[求助] Quartus ii hex文件	l2002924700 2011-11-23	23445	l2002924700 2011-11-23 19:55
[求助] scaler算法	adu5229543 2011-11-18	26113	cynicalyu 2011-11-23 17:40
[求助] 基于FPGA的滤波器难么？	mazama 2011-11-22	62424	laokai 2011-11-23 16:42
[求助] HDMI发送器色域转换处理	icemanlv008 2011-11-23	02236	icemanlv008 2011-11-23 16:36
[讨论] 有谁能提供一个和通信相关的数字集成电路设计的毕设方向	小树 2011-11-23	22025	down_load 2011-11-23 16:32
[求助] xilinx fir ip core系数可重载系数个数问题	110500623 2011-9-20	22439	qiujian333 2011-11-23 15:05
[求助] ISE12.4 编译卡在rout	smolfy 2011-11-7	32312	clean_water 2011-11-23 14:26
[求助] 将FPG内部的信号通过管脚输出给外部相关器件的时候怎么进行时钟锁存呢	走走停停 2011-11-23	43060	buley 2011-11-23 14:01
[求助] ncverilog的最新版本？	Jerry_yx 2010-11-12	84947	friendship77 2011-11-23 07:53
[讨论] 请求verilog高手指点程序问题！！！ ...2 3	jeamie 2011-11-3	2613543	xiaoli055 2011-11-23 01:29
[求助] 三十岁了学习fpga还来得急吗 ...2 3	wxyj789800 2011-10-24	2410174	buley 2011-11-22 23:34
[求助] dc综合的时候CLOCK和复位信号不加BUFFER，对时序没有影响吗？	addr 2011-10-30	54584	coolluoyi 2011-11-22 22:39
[求助] 请问基于FPGA的本科毕业论文的选题？	mazama 2011-11-19	84443	syf1088 2011-11-22 18:56
[求助] 急急急！硬件实现LZW无损数据压缩的IP或产品有哪些？？？	red_hat 2011-11-15	23684	red_hat 2011-11-22 18:37
[求助] 问下下列软件的用途	organe 2011-11-22	03111	organe 2011-11-22 16:57
[讨论] 做前端真的比较有前途吗？ ...2 3 4	追天鹅的青蛙 2010-12-1	3014803	kalote 2011-11-22 14:50
full_case parallel_case the Evil Twins of Verilog Synthesis	wjccentury 2009-3-21	32703	zqh1971 2011-11-22 10:59
[求助] VHDL状态机描述	blair 2011-11-17	42359	catcat_2 2011-11-22 09:51
[求助] 求助:VHDL实现30个周期的循环，如何实现	笑语嫣然 2011-11-21	32462	暴弱了 2011-11-22 09:27
[求助] 怎样得到一个窄脉冲 ...2	shxr 2011-11-16	155160	A120 2011-11-22 09:21
[求助] 支持IIC协议的Slave器件是沿采样还是电平采样？	KevinIC 2011-11-17	77634	kalote 2011-11-22 09:00
[求助] spartan 6 warning HDLCompiler:89	qd0090 2011-11-19	33335	xmffsf 2011-11-21 17:24
[求助] 一个四级的Mux,其中第二级信号为关键信号如何改善timing？	4k_hhc 2010-9-2	79767	bunengwang 2011-11-21 13:57
[求助] 请高手指教一个简单问题	西北望射天狼 2011-11-21	22683	older123 2011-11-21 12:27
[讨论] 大家都来说说数字IC设计中MOS管的衬底都有哪些处理方法	xlyang0211 2011-11-21	02856	xlyang0211 2011-11-21 12:11

1 ... 632 633 634 635636637 638 639 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31202|排名: 11

快速发帖

浏览过的版块

站长推荐 /1