数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31024|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 635 636 637 638639640 641 642 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 模块化问题	kknd2009 2011-10-17	12921	acgoal 2011-10-17 16:58
[求助] 判断复位信号是1有效，还是0有效？	lhf552004 2011-10-16	56688	catcat_2 2011-10-17 16:06
synplify约束文件中clk信号为什么不能设置占空比？	becoll 2009-12-9	32640	speedUp 2011-10-17 08:59
关于synplify pro指示的关键路径	becoll 2009-12-9	33129	speedUp 2011-10-17 08:48
[求助] how to remove undriven cells in design	nokiagopi5230 2011-10-8	52197	nokiagopi5230 2011-10-17 02:43
[求助] 问下ALTERA器件管脚电压	nikeman 2010-12-13	11957	grove_wang 2011-10-17 00:04
altera器件中引脚MSEL0,MSEL1怎么回事啊？	showting 2004-7-26	411381	grove_wang 2011-10-17 00:02
[求助] 求助：关于altera SOPC中JTAG-UART和UART(RS232)区别	小小子 2011-10-16	03557	小小子 2011-10-16 17:16
[求助] 各位好，刚开始接触fpga，用quartus哪个版本比较好！ ...2 3	qlxstar 2010-12-29	2216929	abszy 2011-10-16 15:45
[求助] 急求FPGA塑封文章	xuruomu 2011-10-16	04520	xuruomu 2011-10-16 12:11
[讨论] 大家有没有人做DDS的啊？恳请过来人帮忙指导下。。	daboboxiao 2011-9-1	22865	daboboxiao 2011-10-15 20:40
[求助] 在ISE中如何对未使用的管脚设置为输入3态？	cleocss 2010-2-7	45358	g280045620 2011-10-15 09:48
[原创] FPGA中非门组成的环形振荡器问题	longjilb 2011-10-12	65914	bukubuku 2011-10-15 08:51
[求助] DC综合的问题	panwei 2011-10-13	12554	optihack 2011-10-15 00:50
[讨论] 关于状态机的一点疑问	wy0619 2011-10-4	52986	buley 2011-10-14 22:35
[求助] verilog：Unsupported Time variable	sarah.china 2011-10-11	52827	lmz05 2011-10-14 17:49
Verilog语法高手请进。。。关于例化的一个问题。谢谢了！ ...2	psd0208 2009-12-3	178218	dangel005 2011-10-14 17:37
[求助] 熟悉DVI , HDMI，DisplayPort请进	icemanlv008 2011-10-14	114514	everhappy 2011-10-14 13:54
[讨论] 用ELC抽取IO cell的.lib时序模型时，双向端口PAD怎么设置？	zhq415758192 2011-10-14	09100	zhq415758192 2011-10-14 11:05
[求助] Quartus II如何约束小频率（大周期）时钟信号 ...2	speedUp 2011-10-11	139764	jun_dahai 2011-10-14 09:50
[讨论] 探讨时序分析对FPGA设计的指导作用	asyou 2011-10-13	52272	jun_dahai 2011-10-14 09:31
[求助] 如何获得xilinx/altera的pin file	zxk1988 2011-10-13	22000	chongyang1999 2011-10-13 20:00
[原创] 两模块连接后出现信号丢失	kknd2009 2011-10-10	52442	taluopai 2011-10-13 19:09
[求助] formality 问题请教	chenyueboy 2011-10-12	72623	chenyueboy 2011-10-13 17:09
[求助] 求助一个verilog语法问题	yanzhengkuaile 2011-10-13	62362	quirinus 2011-10-13 16:29
[求助] 请教时序产生基孔制问题	ygyygy 2011-10-13	14538	ygyygy 2011-10-13 16:04
请教双向口在时序仿真时如何仿真	kaka2007f1 2008-9-30	73690	adu5229543 2011-10-13 15:41
[求助] FPGA菜鸟提问，希望指点	longjilb 2011-10-11	42435	studylyl 2011-10-13 12:52
[求助] 门控时钟的上升沿和下降沿	筱筱冯 2011-10-12	15225	qqqyb 2011-10-13 09:14
[求助] 有关SD卡开题的问题	wdzic_fbb 2011-10-13	02031	wdzic_fbb 2011-10-13 09:10
[原创] 请问哪能买到ARM+FPGA(xilinx)的高端开发板~！！急	xiangshunran 2011-10-12	34312	pusher_yxg 2011-10-13 07:49
[求助] NCO产生的时钟可以添加时钟约束吗	taluopai 2011-10-12	23849	taluopai 2011-10-12 23:15
[求助] 晶振输入作内部时钟	lan54160 2011-10-12	54277	lan54160 2011-10-12 21:39
[求助] fpga里面的带时钟时能信号的触发器的门电路结构是什么样的啊？	挂在天边的鱼 2011-10-10	32294	zhy_seu 2011-10-12 17:21
[求助] 查询表look up table 用verilog怎么写呢？急！！！！！！	iooiniu 2011-10-12	611048	pusher_yxg 2011-10-12 17:14

1 ... 635 636 637 638639640 641 642 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31024|排名: 11

快速发帖

浏览过的版块

站长推荐 /1