EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 636 637 638 639640641 642 643 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] ISSCC	znxxznx 2011-10-11	86203	never_lazy 2011-10-29 06:58
[求助] Xilinx PlanAhead可重构时遇到一个问题	uso23238404 2011-10-28	03153	uso23238404 2011-10-28 16:10
[求助] ise中老版本有的ip核新版本找不到	xidianty5 2011-10-28	11994	falloutmx 2011-10-28 11:08
[讨论] DC综合的两个问题	dreamylife 2011-10-27	22074	dreamylife 2011-10-28 10:36
[原创] quartus仿真无果，请教！	zhengyu_0001 2011-10-26	32547	down_load 2011-10-28 08:18
[统计] PHY 的讨论	yz14609 2011-10-13	33600	gosonic99 2011-10-27 21:25
[原创] 高手看过来：Altera中数据写入RAM时的时钟有效沿 ...2	zhinvxing 2011-10-19	1013145	max_max 2011-10-27 18:23
[原创] 发一个modelsim教程，有用者可以下来看看	liujian_2009 2011-10-27	11856	405627398 2011-10-27 01:03
[求助] Candence	yatezhimi 2011-10-26	12276	liujian_2009 2011-10-27 00:13
[讨论] 求黑点中心坐标提取思路，硬件算法实现	tyj0423 2011-10-26	22128	150.12@163.com 2011-10-26 20:39
[原创] 外部reset信号去glitch ...2	杀猪的日子 2011-10-24	108261	catcat_2 2011-10-26 16:36
[求助] Cadence/Synopsys服务器能同时在一台机器上运行吗？	IC狂人 2011-10-26	17386	IC狂人 2011-10-26 16:31
[求助] 时序约束和modelsim两个小问题。	rokwlp 2011-10-23	43669	rokwlp 2011-10-26 09:14
[求助] 关于调用ip核实现NCO的仿真。。。。	最后的和弦 2011-10-26	15298	A120 2011-10-26 09:02
[求助] 求助	tanchunhua 2011-10-25	14771	shiyinjita 2011-10-26 07:59
[求助] 加入chipscope出现translate的报错	sarah.china 2011-10-25	02455	sarah.china 2011-10-25 22:32
[求助]如何用verilog在fpga中实现精确延时 ...2 3	zhouquan2006 2007-6-23	2413885	waynor 2011-10-25 20:24
[求助] 请教I2C设计的问题 ...2	刺猬精灵 2011-8-19	186310	zhang2000 2011-10-25 20:16
[求助] 请教一个 ic complier 安装后出现的问题 - [已解决]	taoying 2011-10-25	13715	down_load 2011-10-25 20:11
[求助] 初学者问个简单的问题希望高手不要觉得太简单而不回答 ...2	1004021904 2011-10-10	104482	常见泽 2011-10-25 18:45
【问问题】slew rate 具体什么意思啊？	zhoujj 2003-10-13	911774	billyvince 2011-10-25 12:36
[求助] 问个altera 片内ram读写触发沿的问题	pausebreak 2011-10-25	02519	pausebreak 2011-10-25 10:28
[原创] 挂在apb上的UART的验证	alvin123 2011-10-25	01553	alvin123 2011-10-25 09:53
[求助] 关于fpga的疑问	wxyj789800 2011-10-24	22079	liujian_2009 2011-10-25 00:38
[原创] 菜鸟求教modelsim使用的问题	tangyutao 2011-10-16	22114	潶崎一护 2011-10-24 17:17
[求助] quartus中如何使用自带的IP和外部IP	john3851 2011-10-24	01875	john3851 2011-10-24 15:31
[求助] 为什么non_restoring比restoring做除法快	shero_xp 2011-10-19	22374	shero_xp 2011-10-24 14:07
[求助] 关于Inout 加第三端问题	chocolate827 2011-10-22	63017	catcat_2 2011-10-24 12:02
[求助] FPGA控制SLM	hocquan 2011-10-24	01657	hocquan 2011-10-24 11:00
[原创] design compiler question	杀猪的日子 2011-10-19	62114	杀猪的日子 2011-10-24 10:31
从快时钟域到慢时钟域的同步器怎么做? 需要3个reg? (无内容)	Jeff168 2005-8-19	96919	杀猪的日子 2011-10-24 10:23
[求助] 一个四级的Mux,其中第二级信号为关键信号如何改善timing	subrant 2011-10-23	23361	杀猪的日子 2011-10-24 10:11
[原创] 求助在ISE下用verilog定义inout端口的问题	liujian_2009 2011-10-23	12284	qlengyu 2011-10-23 21:17
[求助] fpga中对于异步信号采样	wenfei4655393 2011-10-21	32568	dlb05061131 2011-10-23 17:12
[求助] 如何取消virtex5系列中DCM的输出bufg	furnace 2011-10-22	01664	furnace 2011-10-22 20:36

1 ... 636 637 638 639640641 642 643 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1