EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 639 640 641 642643644 645 646 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


Verilog语法高手请进。。。关于例化的一个问题。谢谢了！ ...2	psd0208 2009-12-3	178537	dangel005 2011-10-14 17:37
[求助] 熟悉DVI , HDMI，DisplayPort请进	icemanlv008 2011-10-14	114661	everhappy 2011-10-14 13:54
[讨论] 用ELC抽取IO cell的.lib时序模型时，双向端口PAD怎么设置？	zhq415758192 2011-10-14	09146	zhq415758192 2011-10-14 11:05
[求助] Quartus II如何约束小频率（大周期）时钟信号 ...2	speedUp 2011-10-11	1310092	jun_dahai 2011-10-14 09:50
[讨论] 探讨时序分析对FPGA设计的指导作用	asyou 2011-10-13	52419	jun_dahai 2011-10-14 09:31
[求助] 如何获得xilinx/altera的pin file	zxk1988 2011-10-13	22086	chongyang1999 2011-10-13 20:00
[原创] 两模块连接后出现信号丢失	kknd2009 2011-10-10	52589	taluopai 2011-10-13 19:09
[求助] formality 问题请教	chenyueboy 2011-10-12	72770	chenyueboy 2011-10-13 17:09
[求助] 求助一个verilog语法问题	yanzhengkuaile 2011-10-13	62470	quirinus 2011-10-13 16:29
[求助] 请教时序产生基孔制问题	ygyygy 2011-10-13	14634	ygyygy 2011-10-13 16:04
请教双向口在时序仿真时如何仿真	kaka2007f1 2008-9-30	73842	adu5229543 2011-10-13 15:41
[求助] FPGA菜鸟提问，希望指点	longjilb 2011-10-11	42536	studylyl 2011-10-13 12:52
[求助] 门控时钟的上升沿和下降沿	筱筱冯 2011-10-12	15404	qqqyb 2011-10-13 09:14
[求助] 有关SD卡开题的问题	wdzic_fbb 2011-10-13	02127	wdzic_fbb 2011-10-13 09:10
[原创] 请问哪能买到ARM+FPGA(xilinx)的高端开发板~！！急	xiangshunran 2011-10-12	34411	pusher_yxg 2011-10-13 07:49
[求助] NCO产生的时钟可以添加时钟约束吗	taluopai 2011-10-12	23997	taluopai 2011-10-12 23:15
[求助] 晶振输入作内部时钟	lan54160 2011-10-12	54414	lan54160 2011-10-12 21:39
[求助] fpga里面的带时钟时能信号的触发器的门电路结构是什么样的啊？	挂在天边的鱼 2011-10-10	32380	zhy_seu 2011-10-12 17:21
[求助] 查询表look up table 用verilog怎么写呢？急！！！！！！	iooiniu 2011-10-12	611300	pusher_yxg 2011-10-12 17:14
[求助] DDR2和Ethernet设计	lan54160 2011-10-12	02115	lan54160 2011-10-12 16:50
[讨论] nios II中nios_custom_instruction_slave is not connected to any master	daiyijun 2011-10-12	02077	daiyijun 2011-10-12 15:40
[求助] 关于建立时钟的问题	13572185776 2011-10-11	22837	catcat_2 2011-10-12 09:18
[求助] 在ISE里调用MODELSIM怎么总是出现警告	sweet1200 2011-10-11	12317	taitianzhen 2011-10-11 20:59
[求助] FPGA最小系统设计求助	ottomia 2011-10-10	32504	ottomia 2011-10-11 20:31
[求助] flash ADC 积分非线性和微分非线性如何测试	wanghanrainie 2011-10-11	02010	wanghanrainie 2011-10-11 19:45
[讨论] verilog 中always 问题 ...2	bob-yang 2011-9-8	146592	bob-yang 2011-10-11 18:55
[求助] ASIC中综合ROM的问题	sages 2011-10-11	54563	sages 2011-10-11 17:35
[求助] 请教一下关于芯片引脚分配的问题	418478935 2011-9-17	53744	418478935 2011-10-11 16:38
[求助] 与非门的两个输入端有什么区别 ...2	筱筱冯 2011-9-23	147538	danielz29 2011-10-11 10:45
[原创] UE17简易设置高亮文件	Lawee 2011-7-18	14528	Netlucifer 2011-10-11 10:41
[求助] 关于异步数据同步化的问题	busyingbee 2011-10-9	22805	danielz29 2011-10-11 10:32
[讨论] 今天在调试中遇到的一个电源问题，看看有什么解决办法？	feitengyu 2011-9-6	23699	john3851 2011-10-11 10:07
[原创] 延时上的问题 ...2	kknd2009 2011-10-6	195700	smile_di 2011-10-10 23:33
debussy识别xilinx fpga unisim库的问题	xang 2009-11-17	45735	dlb05061131 2011-10-10 18:20
[求助] 外部晶振直接做系统时钟有没有什么问题	lotus_meilian 2010-12-1	96478	jxbuaaee 2011-10-10 17:30

1 ... 639 640 641 642643644 645 646 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

快速发帖

浏览过的版块

站长推荐 /1