EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31203|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 639 640 641 642643644 645 646 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] verilog-xl	mcl15 2010-5-13	64178	overtakehn 2011-10-20 20:20
[求助] 倍频来实现时钟电路倍频及相关	uestcxiaoxin 2010-1-3	86089	soelife 2011-10-20 15:30
倍频的实现方法？	brotherjam 2004-5-14	53463	soelife 2011-10-20 15:27
[求助] 请帮我看一句verilog	yanzhengkuaile 2011-10-20	21843	yanzhengkuaile 2011-10-20 15:13
[求助] verilog中使用always的问题	l2002924700 2011-10-18	77326	l2002924700 2011-10-20 14:48
[求助] 关于网卡上的PCI总线问题！~~~	zwjin_87 2011-10-19	12522	zwjin_87 2011-10-20 14:25
[求助] 请大家帮我看一句verilog，谢谢	yanzhengkuaile 2011-10-20	22084	yanzhengkuaile 2011-10-20 14:18
[求助] Design compiler target library读取错误	siki_young 2011-10-20	02155	siki_young 2011-10-20 14:04
[求助] ise12.1下无法调用Synplify2009.12 ...2	virtex4 2010-6-13	154912	jianfeng108 2011-10-20 14:01
[讨论] 如何设置synplify的优化	gg9132qq 2011-8-28	74119	atomdust 2011-10-20 13:39
[求助] 请教FPGA 延时问题	longjilb 2011-10-19	96734	atomdust 2011-10-20 13:01
magma是干吗的 ...2	hypee 2004-9-28	154962	jianfeng108 2011-10-20 12:50
[求助] verilog中标量与矢量数据的同步 ...2	yanzhengkuaile 2011-10-19	106241	jianfeng108 2011-10-20 12:44
[讨论] 请教关于51单片机定时器的设计问题	风信子yiyi 2011-10-20	02896	风信子yiyi 2011-10-20 11:56
[讨论] 门控时钟需要定义生成时钟吗？	ohgreat 2011-10-20	13026	atomdust 2011-10-20 11:01
[讨论] 寄存器初始化问题 ...2 3 4	hitten 2010-2-3	3615104	atomdust 2011-10-20 10:59
[原创] 可编程的波特率发生器	alvin123 2011-10-17	52525	zhang2000 2011-10-19 22:07
[求助] 状态机实现分配器的占空比问题	pontiff 2011-10-19	02407	pontiff 2011-10-19 16:34
[求助] AHB总线三态总线问题	l2002924700 2011-10-18	22511	l2002924700 2011-10-19 14:58
[求助] 赋初值 ...2	digimax 2011-10-15	115929	tian2tian74 2011-10-19 13:16
[求助] 没有没哪位同学读过Digital Frequency Synthesis Demystified？	daboboxiao 2011-10-18	21968	tian2tian74 2011-10-19 13:12
[求助] 怎样实现两个PLL的串联？？xilinx ...2	chanon 2010-12-21	105079	tian2tian74 2011-10-19 13:08
[讨论] 时序分析的一个奇怪问题	ohgreat 2011-10-18	12644	tian2tian74 2011-10-19 13:06
[求助] 怎么区分RTL级建模和行为级建模	tangyutao 2011-10-18	73431	pontiff 2011-10-19 08:33
[求助] 求助关于FPGA开发板SATA接口的问题！	zwjin_87 2011-10-17	23480	henry_hh 2011-10-18 22:33
[求助] 不同接口的速度标准是如何定义的？？？	subrant 2011-10-16	53420	speedUp 2011-10-18 17:54
[求助] 请教一个spartan-6 LUT利用的问题	quirinus 2011-10-13	54483	zhy_seu 2011-10-18 17:40
[求助] 求教！！modelsim编译完成后加载顶层设计进行仿真怎么没有反应	小树 2011-10-18	12290	小树 2011-10-18 17:04
[原创] 哪位大侠知道Quartus中怎样进行LogicLock，具体步骤？	wxxhn 2011-10-15	42700	zhy_seu 2011-10-18 16:16
[求助] FPGA的ram与sram之间的qubie	l2002924700 2011-10-17	33668	tingtingma0109 2011-10-18 13:33
[原创] 模块并行的问题 ...2	kknd2009 2011-9-28	185574	eebinqiu 2011-10-18 12:53
[原创] quartus中生成ddrii控制器时，avalon模式和native模式有什么区别？	gerry1812 2011-10-18	02654	gerry1812 2011-10-18 09:49
[求助] 在verilog的设计中能不能使用systemverilog写的ip呀？ ...2	sdustyj 2011-10-1	117774	rencj1979 2011-10-18 09:47
[讨论] 请教一个关于时序约束的问题，请高人赐教，谢谢！欢迎讨论 ...2	taluopai 2011-9-26	127324	rencj1979 2011-10-18 09:10
[求助] 综合约束的作用	110500623 2011-10-17	22360	110500623 2011-10-18 08:10

1 ... 639 640 641 642643644 645 646 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31203|排名: 7

快速发帖

浏览过的版块

站长推荐 /1