在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] Prime Time在windows环境下地安装方法 mp41234 2011-10-20 22872 mp41234 2011-10-20 21:10
[求助] verilog-xl mcl15 2010-5-13 64178 overtakehn 2011-10-20 20:20
[求助] 倍频来实现时钟电路倍频及相关 uestcxiaoxin 2010-1-3 86089 soelife 2011-10-20 15:30
倍频的实现方法? brotherjam 2004-5-14 53465 soelife 2011-10-20 15:27
[求助] 请帮我看一句verilog yanzhengkuaile 2011-10-20 21844 yanzhengkuaile 2011-10-20 15:13
[求助] verilog中使用always的问题 l2002924700 2011-10-18 77327 l2002924700 2011-10-20 14:48
[求助] 关于网卡上的PCI总线问题!~~~ zwjin_87 2011-10-19 12523 zwjin_87 2011-10-20 14:25
[求助] 请大家帮我看一句verilog,谢谢 yanzhengkuaile 2011-10-20 22085 yanzhengkuaile 2011-10-20 14:18
[求助] Design compiler target library读取错误 siki_young 2011-10-20 02155 siki_young 2011-10-20 14:04
[求助] ise12.1下无法调用Synplify2009.12  ...2 virtex4 2010-6-13 154914 jianfeng108 2011-10-20 14:01
[讨论] 如何设置synplify的优化 gg9132qq 2011-8-28 74120 atomdust 2011-10-20 13:39
[求助] 请教FPGA 延时问题 longjilb 2011-10-19 96734 atomdust 2011-10-20 13:01
magma是干吗的  ...2 hypee 2004-9-28 154963 jianfeng108 2011-10-20 12:50
[求助] verilog中标量与矢量数据的同步  ...2 yanzhengkuaile 2011-10-19 106251 jianfeng108 2011-10-20 12:44
[讨论] 请教关于51单片机定时器的设计问题 风信子yiyi 2011-10-20 02897 风信子yiyi 2011-10-20 11:56
[讨论] 门控时钟需要定义生成时钟吗? ohgreat 2011-10-20 13027 atomdust 2011-10-20 11:01
[讨论] 寄存器初始化问题  ...234 hitten 2010-2-3 3615107 atomdust 2011-10-20 10:59
[原创] 可编程的波特率发生器 alvin123 2011-10-17 52525 zhang2000 2011-10-19 22:07
[求助] 状态机实现分配器的占空比问题 pontiff 2011-10-19 02407 pontiff 2011-10-19 16:34
[求助] AHB总线三态总线问题 l2002924700 2011-10-18 22512 l2002924700 2011-10-19 14:58
[求助] 赋初值  ...2 digimax 2011-10-15 115931 tian2tian74 2011-10-19 13:16
[求助] 没有没哪位同学读过Digital Frequency Synthesis Demystified? daboboxiao 2011-10-18 21968 tian2tian74 2011-10-19 13:12
[求助] 怎样实现两个PLL的串联??xilinx  ...2 chanon 2010-12-21 105081 tian2tian74 2011-10-19 13:08
[讨论] 时序分析的一个奇怪问题 ohgreat 2011-10-18 12645 tian2tian74 2011-10-19 13:06
[求助] 怎么区分RTL级建模和行为级建模 tangyutao 2011-10-18 73431 pontiff 2011-10-19 08:33
[求助] 求助关于FPGA开发板SATA接口的问题! zwjin_87 2011-10-17 23481 henry_hh 2011-10-18 22:33
[求助] 不同接口的速度标准是如何定义的??? subrant 2011-10-16 53422 speedUp 2011-10-18 17:54
[求助] 请教一个spartan-6 LUT利用的问题 quirinus 2011-10-13 54485 zhy_seu 2011-10-18 17:40
[求助] 求教!!modelsim编译完成后加载顶层设计进行仿真怎么没有反应 小树 2011-10-18 12290 小树 2011-10-18 17:04
[原创] 哪位大侠知道Quartus中怎样进行LogicLock,具体步骤? wxxhn 2011-10-15 42700 zhy_seu 2011-10-18 16:16
[求助] FPGA的ram与sram之间的qubie l2002924700 2011-10-17 33668 tingtingma0109 2011-10-18 13:33
[原创] 模块并行的问题  ...2 kknd2009 2011-9-28 185575 eebinqiu 2011-10-18 12:53
[原创] quartus中生成ddrii控制器时,avalon模式和native模式有什么区别? gerry1812 2011-10-18 02654 gerry1812 2011-10-18 09:49
[求助] 在verilog的设计中能不能使用systemverilog写的ip呀?  ...2 sdustyj 2011-10-1 117777 rencj1979 2011-10-18 09:47
[讨论] 请教一个关于时序约束的问题,请高人赐教,谢谢!欢迎讨论  ...2 taluopai 2011-9-26 127325 rencj1979 2011-10-18 09:10
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-20 07:04 , Processed in 0.071388 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块