EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31203|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 640 641 642 643644645 646 647 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


(magma)各位大侠,请教:	hypee 2005-3-14	24376	leoraja 2011-10-18 01:37
[求助] 有人知道mobilepeak摩波彼克这个公司吗	taoyangfeng 2011-10-17	12636	zhq415758192 2011-10-17 23:22
[讨论] 实际开发中需要手动改动FPGA 布局布线吗 ...2	john3851 2011-10-8	119122	sweet1200 2011-10-17 22:06
[求助] 单片机IC	浪花小子 2011-10-17	01663	浪花小子 2011-10-17 19:18
[求助] dc问题	liangyefeng 2011-10-14	42351	liangyefeng 2011-10-17 18:50
[原创] 关于SATA控制器	xuxu1988 2011-10-17	02210	xuxu1988 2011-10-17 18:27
[求助] 模块化问题	kknd2009 2011-10-17	13209	acgoal 2011-10-17 16:58
[求助] 判断复位信号是1有效，还是0有效？	lhf552004 2011-10-16	57070	catcat_2 2011-10-17 16:06
synplify约束文件中clk信号为什么不能设置占空比？	becoll 2009-12-9	32732	speedUp 2011-10-17 08:59
关于synplify pro指示的关键路径	becoll 2009-12-9	33339	speedUp 2011-10-17 08:48
[求助] how to remove undriven cells in design	nokiagopi5230 2011-10-8	52455	nokiagopi5230 2011-10-17 02:43
[求助] 问下ALTERA器件管脚电压	nikeman 2010-12-13	12150	grove_wang 2011-10-17 00:04
altera器件中引脚MSEL0,MSEL1怎么回事啊？	showting 2004-7-26	411636	grove_wang 2011-10-17 00:02
[求助] 求助：关于altera SOPC中JTAG-UART和UART(RS232)区别	小小子 2011-10-16	03697	小小子 2011-10-16 17:16
[求助] 各位好，刚开始接触fpga，用quartus哪个版本比较好！ ...2 3	qlxstar 2010-12-29	2217806	abszy 2011-10-16 15:45
[求助] 急求FPGA塑封文章	xuruomu 2011-10-16	04679	xuruomu 2011-10-16 12:11
[讨论] 大家有没有人做DDS的啊？恳请过来人帮忙指导下。。	daboboxiao 2011-9-1	22999	daboboxiao 2011-10-15 20:40
[求助] 在ISE中如何对未使用的管脚设置为输入3态？	cleocss 2010-2-7	45596	g280045620 2011-10-15 09:48
[原创] FPGA中非门组成的环形振荡器问题	longjilb 2011-10-12	66214	bukubuku 2011-10-15 08:51
[求助] DC综合的问题	panwei 2011-10-13	12711	optihack 2011-10-15 00:50
[讨论] 关于状态机的一点疑问	wy0619 2011-10-4	53197	buley 2011-10-14 22:35
[求助] verilog：Unsupported Time variable	sarah.china 2011-10-11	53015	lmz05 2011-10-14 17:49
Verilog语法高手请进。。。关于例化的一个问题。谢谢了！ ...2	psd0208 2009-12-3	178701	dangel005 2011-10-14 17:37
[求助] 熟悉DVI , HDMI，DisplayPort请进	icemanlv008 2011-10-14	114740	everhappy 2011-10-14 13:54
[讨论] 用ELC抽取IO cell的.lib时序模型时，双向端口PAD怎么设置？	zhq415758192 2011-10-14	09178	zhq415758192 2011-10-14 11:05
[求助] Quartus II如何约束小频率（大周期）时钟信号 ...2	speedUp 2011-10-11	1310283	jun_dahai 2011-10-14 09:50
[讨论] 探讨时序分析对FPGA设计的指导作用	asyou 2011-10-13	52486	jun_dahai 2011-10-14 09:31
[求助] 如何获得xilinx/altera的pin file	zxk1988 2011-10-13	22139	chongyang1999 2011-10-13 20:00
[原创] 两模块连接后出现信号丢失	kknd2009 2011-10-10	52669	taluopai 2011-10-13 19:09
[求助] formality 问题请教	chenyueboy 2011-10-12	72885	chenyueboy 2011-10-13 17:09
[求助] 求助一个verilog语法问题	yanzhengkuaile 2011-10-13	62571	quirinus 2011-10-13 16:29
[求助] 请教时序产生基孔制问题	ygyygy 2011-10-13	14728	ygyygy 2011-10-13 16:04
请教双向口在时序仿真时如何仿真	kaka2007f1 2008-9-30	73931	adu5229543 2011-10-13 15:41
[求助] FPGA菜鸟提问，希望指点	longjilb 2011-10-11	42614	studylyl 2011-10-13 12:52
[求助] 门控时钟的上升沿和下降沿	筱筱冯 2011-10-12	15476	qqqyb 2011-10-13 09:14

1 ... 640 641 642 643644645 646 647 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31203|排名: 7

快速发帖

浏览过的版块

站长推荐 /1