数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31030|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 641 642 643 644645646 647 648 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


【活动】每月一个项目，自由开发，经验共享——4月：“DDS 信号发生器” ...2	kobegpfan 2009-4-9	106110	zouyucqu2005 2011-9-6 12:24
[求助] ！！！FPGA时钟问题求教！！！急！！！ ...2 3	netshell 2011-5-20	248126	icemanlv008 2011-9-6 11:16
[求助] 想请教一下FPGA中的LUT和DFF都是用在verilog中的什么语句情况中呢？	yanzhengkuaile 2011-9-6	46587	yanzhengkuaile 2011-9-6 11:09
[求助] 求助一个verilog语法问题~请大家帮我	yanzhengkuaile 2011-8-29	32345	yanzhengkuaile 2011-9-6 10:05
[活动] 参加2011赛灵思(Xilinx) FPGA最新课程技术研讨会，送16G U盘并参与iPad2抽奖 ...2 3	jackzhang 2011-8-16	268925	mning_master 2011-9-6 09:01
[求助] STA，report_timing遇见 no constraint的错误	sages 2011-9-5	01629	sages 2011-9-5 22:59
[求助] I2C中速率的设置问题	刺猬精灵 2011-9-5	68292	buley 2011-9-5 22:59
[讨论] 关于ISE综合中的时钟和普通信号问题	leozh 2011-8-30	43506	leozh 2011-9-5 21:57
[求助] 求助。关于quartus综合后，出现的时钟建立时间为负的情况	xiaoli055 2011-9-2	39434	xiaoli055 2011-9-5 19:37
[求助] TLV320AIC32芯片的配置问题	beifengwx1100 2011-9-4	54334	falloutmx 2011-9-5 15:50
[求助] 关于时钟的问题：分频后的时钟可以与原时钟一起用吗？ ...2	追天鹅的青蛙 2011-7-6	125864	buley 2011-9-5 15:18
[原创] DC安装的问题－－求解！！！	armor 2010-4-4	32535	remnant 2011-9-4 22:48
求助verilog代码--串行数据检测	urol 2008-6-16	74072	hugetable2004 2011-9-4 20:32
[求助] 寻求VCS 能够支持system verilog 的license	creese 2011-9-4	13921	demonsolar 2011-9-4 20:15
[求助] quartus 综合和布线执行不下去了，各位有没有遇到类似的情况	ffbone 2011-9-4	12593	hugetable2004 2011-9-4 20:06
[求助] 关于FIR滤波器的问题	blueandy 2011-9-3	53070	hugetable2004 2011-9-4 20:01
[求助] 关于DDS二进制数据出来后如何让生成图像呢 ...2	sarah.china 2011-8-30	126914	guoyu 2011-9-4 10:46
[求助] 请问standalone BSP上跑的是什么系统，谢谢！	smeiyang 2011-9-3	01973	smeiyang 2011-9-3 14:30
[讨论] 使用自定时技术降低毛刺传播深度	zjl840928 2011-9-2	02077	zjl840928 2011-9-2 17:36
[求助] spartan 6 bufio2用法	110500623 2011-9-1	47237	110500623 2011-9-2 17:02
[求助] 谁用过射频芯片可以输出350-500MHz 模拟信号？	laokai 2011-9-2	32300	laokai 2011-9-2 16:20
[求助] 请教什么样的时钟才是好的时钟？怎样判定时钟信号的好坏？	zhtxwd 2011-8-18	66958	zhtxwd 2011-9-2 15:49
[讨论] 大家说，DC综合会不会把你的逻辑优化错误	小小子 2011-9-1	73396	听飞鸟说 2011-9-2 15:06
[原创] always 结构中敏感列表 ...2	天天PDF 2011-5-25	1013822	wxxhn 2011-9-2 14:36
[求助] 请教CPLD的问题	haisking 2011-8-30	42412	wxxhn 2011-9-2 14:34
[求助] 关于FPGA的AD转换有人做过么？	lincoln24 2010-5-24	64100	MOSFET 2011-9-2 10:41
[原创] 请教65nm下软件资源	tntdog 2011-9-2	01982	tntdog 2011-9-2 09:18
[求助] xilin spartan 系列，如何烧写到FPGA上，通过 JTAG	henrybai 2010-10-19	33173	RainskyXiang 2011-9-1 17:29
[求助] verilog 寫I2C (補充波形圖)	devilfish 2011-9-1	12618	leona1527 2011-9-1 11:32
[求助] Modelsim编译Testbench出错了	sarah.china 2011-8-31	77087	dlb05061131 2011-9-1 11:00
[求助] ISE对Modelsim库编译90%处出错，紧急求租	1988saladin 2011-8-31	33065	demonsolar 2011-9-1 10:27
[求助] 模拟IC从零开始学，路该怎么走！ ...2 3	winzi 2011-8-9	227921	winzi 2011-8-31 12:51
Help! Synopsys VCS problem	pipida 2009-7-11	78659	littlebag 2011-8-31 10:44
[求助] 发送控制字到 AD9910的 SPI, 经常需要发送2次？？？	yzgolden 2011-3-29	33539	jianguang007 2011-8-30 22:00
[求助] vhdl,if语句中可不可以包含两个信号的沿触发呢 ...2	sarah.china 2011-6-13	1410453	snowinmoon 2011-8-30 17:27

1 ... 641 642 643 644645646 647 648 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31030|排名: 9

快速发帖

浏览过的版块

站长推荐 /2