EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31207|排名: 17

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 641 642 643 644645646 647 648 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教时序产生基孔制问题	ygyygy 2011-10-13	14732	ygyygy 2011-10-13 16:04
请教双向口在时序仿真时如何仿真	kaka2007f1 2008-9-30	73933	adu5229543 2011-10-13 15:41
[求助] FPGA菜鸟提问，希望指点	longjilb 2011-10-11	42618	studylyl 2011-10-13 12:52
[求助] 门控时钟的上升沿和下降沿	筱筱冯 2011-10-12	15485	qqqyb 2011-10-13 09:14
[求助] 有关SD卡开题的问题	wdzic_fbb 2011-10-13	02171	wdzic_fbb 2011-10-13 09:10
[原创] 请问哪能买到ARM+FPGA(xilinx)的高端开发板~！！急	xiangshunran 2011-10-12	34486	pusher_yxg 2011-10-13 07:49
[求助] NCO产生的时钟可以添加时钟约束吗	taluopai 2011-10-12	24082	taluopai 2011-10-12 23:15
[求助] 晶振输入作内部时钟	lan54160 2011-10-12	54496	lan54160 2011-10-12 21:39
[求助] fpga里面的带时钟时能信号的触发器的门电路结构是什么样的啊？	挂在天边的鱼 2011-10-10	32438	zhy_seu 2011-10-12 17:21
[求助] 查询表look up table 用verilog怎么写呢？急！！！！！！	iooiniu 2011-10-12	611403	pusher_yxg 2011-10-12 17:14
[求助] DDR2和Ethernet设计	lan54160 2011-10-12	02181	lan54160 2011-10-12 16:50
[讨论] nios II中nios_custom_instruction_slave is not connected to any master	daiyijun 2011-10-12	02112	daiyijun 2011-10-12 15:40
[求助] 关于建立时钟的问题	13572185776 2011-10-11	22901	catcat_2 2011-10-12 09:18
[求助] 在ISE里调用MODELSIM怎么总是出现警告	sweet1200 2011-10-11	12395	taitianzhen 2011-10-11 20:59
[求助] FPGA最小系统设计求助	ottomia 2011-10-10	32605	ottomia 2011-10-11 20:31
[求助] flash ADC 积分非线性和微分非线性如何测试	wanghanrainie 2011-10-11	02025	wanghanrainie 2011-10-11 19:45
[讨论] verilog 中always 问题 ...2	bob-yang 2011-9-8	146801	bob-yang 2011-10-11 18:55
[求助] ASIC中综合ROM的问题	sages 2011-10-11	54644	sages 2011-10-11 17:35
[求助] 请教一下关于芯片引脚分配的问题	418478935 2011-9-17	53823	418478935 2011-10-11 16:38
[求助] 与非门的两个输入端有什么区别 ...2	筱筱冯 2011-9-23	147737	danielz29 2011-10-11 10:45
[原创] UE17简易设置高亮文件	Lawee 2011-7-18	14623	Netlucifer 2011-10-11 10:41
[求助] 关于异步数据同步化的问题	busyingbee 2011-10-9	22904	danielz29 2011-10-11 10:32
[讨论] 今天在调试中遇到的一个电源问题，看看有什么解决办法？	feitengyu 2011-9-6	23812	john3851 2011-10-11 10:07
[原创] 延时上的问题 ...2	kknd2009 2011-10-6	195897	smile_di 2011-10-10 23:33
debussy识别xilinx fpga unisim库的问题	xang 2009-11-17	45832	dlb05061131 2011-10-10 18:20
[求助] 外部晶振直接做系统时钟有没有什么问题	lotus_meilian 2010-12-1	96566	jxbuaaee 2011-10-10 17:30
[原创] 想学集成电路设计，不知道上海张江这边有没有对应的培训机构？	cdfldf1984 2011-4-25	73577	songchao236 2011-10-10 16:50
Looking for the book "SystemVerilog Assertions Handbook"	humann 2009-3-18	33003	jqqwts 2011-10-10 16:47
[求助] 求用过AD5024的前辈赐教~~~	eewb 2011-10-9	22599	eewb 2011-10-10 15:55
[讨论] 有谁知道最新的debussy软件版本是多少啊	zyffpga 2010-12-27	54163	jxbuaaee 2011-10-10 14:13
[求助] FPGA里的管脚分配中的DQ，DQS，VREF等等都是什么东西？ - [已解决]	箜篌 2011-10-8	322795	箜篌 2011-10-10 10:31
[求助] 请教FPGA jtag下载的问题	xueyw 2011-10-7	52824	110500623 2011-10-10 08:21
[求助] 问个面试题：max and min clock frequency in a two stage data path?	albe2t 2011-10-8	23415	albe2t 2011-10-9 21:40
[求助] verilog求助	taoying 2011-10-7	33064	taoying 2011-10-9 20:15
[原创] 求助，为什么我的modelsim编译总出现near EOF的错误 ...2	tangyutao 2011-10-7	108474	tangyutao 2011-10-9 19:53

1 ... 641 642 643 644645646 647 648 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31207|排名: 17

快速发帖

浏览过的版块

站长推荐 /1