在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] Multi Corner 怎么翻译呢 zjl840928 2011-9-28 15525 ertss 2011-9-28 12:05
[求助] 在Quartus 11.0里面怎么设置一个信号 not a clock taluopai 2011-9-28 02388 taluopai 2011-9-28 09:41
[求助] FPGA编程BUG不能升级,导致了用户退货,要不要辞职呢?  ...234 shiyinjita 2011-9-20 3910005 shiyinjita 2011-9-28 07:23
[求助] v2p50 里的ppc设计xps gpio 中断为什么只响应一次 gg9132qq 2011-9-27 02153 gg9132qq 2011-9-27 22:50
[求助] quartus编译报错 liuji186 2010-3-29 68956 njithjw 2011-9-27 22:10
[原创] 在安富利购买东西需要注意,安富利不管报关。报关费用很高哦 helte320 2011-9-26 12620 martin21 2011-9-27 18:38
[求助] Xilinx, 如何防止寄存器被优化掉??  ...2 chifalcon 2010-10-28 1111296 110500623 2011-9-27 16:30
[求助] 请教关于xilinx的fifo的问题 yanzhengkuaile 2011-9-27 22462 yanzhengkuaile 2011-9-27 15:49
[求助] 外部时钟到FPGA后是否要先过DCM或PLL gg9132qq 2011-9-26 13010 y3rike 2011-9-27 10:51
[求助] DFT请教大侠 fanwenhua 2011-9-23 13584 fanwenhua 2011-9-27 10:48
[求助] 【新手问题】,用verilog计算乘法怎么写? ivorstar 2011-9-23 43238 IC狂人 2011-9-27 00:24
[求助] 关于Questasim中Packet Simulation Status的窗口问题 14052011 2011-6-8 22276 jumphigh1987 2011-9-26 16:14
哪位design complier的高手给讲讲这个软件怎么对area和speed trade off的! greatrebel 2004-4-6 38112 jouney316 2011-9-26 12:35
[求助] 怎样用modelsim对system verilog进行仿真? sunt8707 2011-9-23 33818 rice973 2011-9-26 10:22
[求助] 视频缩放 魏志鹏 2011-9-23 53611 guoyu 2011-9-26 10:18
[求助] 请问quartus中例化的ram如何在DC中综合出来呢? sages 2011-9-26 02361 sages 2011-9-26 09:56
[原创] 寄存器被综合器综合掉了,如何才能避免 yanhui_man 2011-9-22 53750 hitmic 2011-9-25 19:39
[求助] Spartan3a 使用LVDS问题 lanliang 2011-9-25 02217 lanliang 2011-9-25 14:47
[求助] mc 生成memory model问题 sunfeelsky 2011-9-24 04145 sunfeelsky 2011-9-24 01:51
[求助] D触发器D和CLK同时变化,什么时候能采到数据?什么时候采不到? impulse 2011-9-23 85629 sunhao0000 2011-9-24 00:49
[求助] 请教RAM和DDR2的问题? yanzhengkuaile 2011-9-21 54160 iokuraki 2011-9-23 11:09
[求助] 菜鸟请教大牛一段代码的问题 yayayati 2011-9-22 52664 yayayati 2011-9-23 09:24
[求助] RAM digimax 2011-9-21 44125 digimax 2011-9-23 03:36
[求助] xilinx FIFO IP核前仿和后仿读数据少了3个,真奇怪!  ...2 weizhiheng 2011-1-1 118617 xiaofeng2001 2011-9-22 22:59
[求助] FPGA最小系统设计 ottomia 2011-9-22 05121 ottomia 2011-9-22 21:37
[求助] verilog code,2种方式,哪种好? yuluw2004 2011-9-22 63993 orlye 2011-9-22 21:13
[原创] AMBA AHB master alvin123 2011-9-22 04170 alvin123 2011-9-22 14:56
[活动] 倡导多提出一些有深度的问题,当然也希望大牛们能对有深度的问题展开深入讨论 sdwsh 2011-4-29 64408 chen.terry 2011-9-22 09:22
[求助] 初学可编程IC,是选择FPGA还是CPLD?语言是选择VHDL还是Verilog? 314255002 2011-9-21 83264 falloutmx 2011-9-22 09:22
[求助] 帮忙推荐一款FPGA开发板:千兆网+DDR2+USB2.0+音视频+TFT液晶显示+PCI-E(可选) yimiqiba 2011-9-21 12979 demonsolar 2011-9-21 19:43
[求助] 求助下关于ISE中无法进行后仿真的原因 sarah.china 2011-9-7 74429 sunyuanxin 2011-9-21 15:23
[求助] verilog 串口通信问题!紧急,救命! 谢谢! 我就是想用CPLD实现串口通信 314255002 2011-9-21 02888 314255002 2011-9-21 14:24
[求助] 做一个基于VHDL的数字频率计 314255002 2011-9-21 02068 314255002 2011-9-21 14:09
[求助] FPGA下载程序出错 314255002 2011-9-21 01414 314255002 2011-9-21 13:24
[求助] 关于DC脚本中时钟分频的处理  ...23 weilin0215 2010-9-29 258377 ccd 2011-9-21 09:42
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-27 23:30 , Processed in 0.069026 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块