数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31347|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 644 645 646 647648649 650 651 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助关于FPGA开发板SATA接口的问题！	zwjin_87 2011-10-17	23574	henry_hh 2011-10-18 22:33
[求助] 不同接口的速度标准是如何定义的？？？	subrant 2011-10-16	53510	speedUp 2011-10-18 17:54
[求助] 请教一个spartan-6 LUT利用的问题	quirinus 2011-10-13	54610	zhy_seu 2011-10-18 17:40
[求助] 求教！！modelsim编译完成后加载顶层设计进行仿真怎么没有反应	小树 2011-10-18	12316	小树 2011-10-18 17:04
[原创] 哪位大侠知道Quartus中怎样进行LogicLock，具体步骤？	wxxhn 2011-10-15	42753	zhy_seu 2011-10-18 16:16
[求助] FPGA的ram与sram之间的qubie	l2002924700 2011-10-17	33765	tingtingma0109 2011-10-18 13:33
[原创] 模块并行的问题 ...2	kknd2009 2011-9-28	185792	eebinqiu 2011-10-18 12:53
[原创] quartus中生成ddrii控制器时，avalon模式和native模式有什么区别？	gerry1812 2011-10-18	02665	gerry1812 2011-10-18 09:49
[求助] 在verilog的设计中能不能使用systemverilog写的ip呀？ ...2	sdustyj 2011-10-1	117935	rencj1979 2011-10-18 09:47
[讨论] 请教一个关于时序约束的问题，请高人赐教，谢谢！欢迎讨论 ...2	taluopai 2011-9-26	127510	rencj1979 2011-10-18 09:10
[求助] 综合约束的作用	110500623 2011-10-17	22420	110500623 2011-10-18 08:10
(magma)各位大侠,请教:	hypee 2005-3-14	24465	leoraja 2011-10-18 01:37
[求助] 有人知道mobilepeak摩波彼克这个公司吗	taoyangfeng 2011-10-17	12677	zhq415758192 2011-10-17 23:22
[讨论] 实际开发中需要手动改动FPGA 布局布线吗 ...2	john3851 2011-10-8	119357	sweet1200 2011-10-17 22:06
[求助] 单片机IC	浪花小子 2011-10-17	01690	浪花小子 2011-10-17 19:18
[求助] dc问题	liangyefeng 2011-10-14	42481	liangyefeng 2011-10-17 18:50
[原创] 关于SATA控制器	xuxu1988 2011-10-17	02258	xuxu1988 2011-10-17 18:27
[求助] 模块化问题	kknd2009 2011-10-17	13366	acgoal 2011-10-17 16:58
[求助] 判断复位信号是1有效，还是0有效？	lhf552004 2011-10-16	57181	catcat_2 2011-10-17 16:06
synplify约束文件中clk信号为什么不能设置占空比？	becoll 2009-12-9	32751	speedUp 2011-10-17 08:59
关于synplify pro指示的关键路径	becoll 2009-12-9	33446	speedUp 2011-10-17 08:48
[求助] how to remove undriven cells in design	nokiagopi5230 2011-10-8	52539	nokiagopi5230 2011-10-17 02:43
[求助] 问下ALTERA器件管脚电压	nikeman 2010-12-13	12227	grove_wang 2011-10-17 00:04
altera器件中引脚MSEL0,MSEL1怎么回事啊？	showting 2004-7-26	411747	grove_wang 2011-10-17 00:02
[求助] 求助：关于altera SOPC中JTAG-UART和UART(RS232)区别	小小子 2011-10-16	03746	小小子 2011-10-16 17:16
[求助] 各位好，刚开始接触fpga，用quartus哪个版本比较好！ ...2 3	qlxstar 2010-12-29	2218054	abszy 2011-10-16 15:45
[求助] 急求FPGA塑封文章	xuruomu 2011-10-16	04730	xuruomu 2011-10-16 12:11
[讨论] 大家有没有人做DDS的啊？恳请过来人帮忙指导下。。	daboboxiao 2011-9-1	23062	daboboxiao 2011-10-15 20:40
[求助] 在ISE中如何对未使用的管脚设置为输入3态？	cleocss 2010-2-7	45697	g280045620 2011-10-15 09:48
[原创] FPGA中非门组成的环形振荡器问题	longjilb 2011-10-12	66357	bukubuku 2011-10-15 08:51
[求助] DC综合的问题	panwei 2011-10-13	12754	optihack 2011-10-15 00:50
[讨论] 关于状态机的一点疑问	wy0619 2011-10-4	53254	buley 2011-10-14 22:35
[求助] verilog：Unsupported Time variable	sarah.china 2011-10-11	53109	lmz05 2011-10-14 17:49
Verilog语法高手请进。。。关于例化的一个问题。谢谢了！ ...2	psd0208 2009-12-3	178861	dangel005 2011-10-14 17:37
[求助] 熟悉DVI , HDMI，DisplayPort请进	icemanlv008 2011-10-14	114835	everhappy 2011-10-14 13:54

1 ... 644 645 646 647648649 650 651 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31347|排名: 10

快速发帖

浏览过的版块

站长推荐 /2