数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31031|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 644 645 646 647648649 650 651 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


FPGA外围电路 ...2 3	caoyang8220 2008-3-29	296610	iap3x3 2011-8-20 09:05
[求助] ML505 开发板谁做个与PC数据通讯呀？	lhlhualin 2011-8-19	02731	lhlhualin 2011-8-19 22:23
[求助] 写好的模块，单独运行时可以正常执行，合在一起运行时就不出现像了，求高手指点。 ...2	ZISON 2011-7-22	156047	小小子 2011-8-19 22:03
[求助] dc中setup中的信息填写	solinger 2011-8-19	12731	小小子 2011-8-19 22:00
[求助] RTL图中的加法器	sunyuanxin 2011-8-17	22744	sunyuanxin 2011-8-19 16:38
[讨论] verilog语法中的for循环的应用 ...2 3	xiangeryong333 2011-8-16	239274	xiangeryong333 2011-8-19 13:48
有偿寻求SATA指点	tyj0423 2009-12-4	12421	littlebag 2011-8-19 13:44
[求助] VHDL的建立时间如何在程序中体现	hou0372 2011-8-18	12463	gaurson 2011-8-19 13:10
[求助] ddr系列走线等长的由来？	geming21 2011-8-18	33485	geming21 2011-8-19 13:09
[原创] 关于FPGA职业的一些提问 ...2	suxilong 2011-8-17	105752	lvlv2011 2011-8-19 12:43
DC的topographical模式，找不到core site	caesars82 2009-12-4	35621	windwalk 2011-8-18 17:20
[求助] 在quartus中，如何将管脚设置成开漏	hellocai 2011-7-28	34594	saiweili 2011-8-18 17:08
[求助] 验证一个模块去搭建环境的时候怎么去判断哪个用主设备哪个用副设备	wdm518 2011-7-29	62871	saiweili 2011-8-18 17:05
[求助] 求助：如何计算一个32位二进制序列中1的个数	zya1314125 2011-5-8	43454	realbeijia 2011-8-18 15:36
[求助] 工作中用FPGA 年了，一点感受 ...2 3 4 5 6	wyqkiss 2010-7-3	5915822	snowinmoon 2011-8-18 15:14
[求助] VHDL关于std_logic与integer的关系	bailin7134 2011-8-15	44280	snowinmoon 2011-8-18 15:01
[求助] altera模块仿真后就是不出值啊 ...2	kknd2009 2011-8-16	124386	kknd2009 2011-8-18 10:56
并串转换的verilog例子? ...2	angelzhang 2004-8-16	137988	wanghao2202 2011-8-18 10:07
[求助] Verilog 开发工具	Turbo_Jet 2011-8-17	33267	alpharay 2011-8-18 08:35
[求助] 向大虾请教FPGA 管脚问题	misrig001 2011-8-17	22774	huanguestc002 2011-8-18 08:07
[原创] Verilog 中矢量端口的用法？求详细介绍	Civil86 2011-8-17	01760	Civil86 2011-8-17 20:57
[求助] VCS仿真器，是怎样处理信号强度竞争的？	micosin 2011-8-16	12950	zhq415758192 2011-8-17 20:27
[求助] FPGA中memory的作用？	gangersun 2011-8-16	24892	pkuwanfang 2011-8-17 16:15
[活动] 第一期活动快到期了，活动进展状态如何？请讲一下进度	jackzhang 2011-8-16	13162	shiyinjita 2011-8-17 12:47
请教各位大虾，使用XILINX生成FIFO时应该使用Block RAM 还是Distributed RAM? (无内容	jamyce 2004-2-25	97973	wy0619 2011-8-17 12:37
[求助] IDDR原语问题求教	dpdd 2011-8-16	19712	dpdd 2011-8-17 10:18
[求助] vcs软件问题	leduc 2011-8-17	14359	317095564 2011-8-17 10:01
[讨论] 如何真正做到随机化验证	bandit 2011-8-15	32412	xianrenwang 2011-8-16 23:04
[求助] Xilinx EDKchipscope	飞的更高8 2011-8-14	15011	飞的更高8 2011-8-16 20:50
[求助] 了解nios ii 的memory test的大侠进来一下	zhenu 2011-8-16	01833	zhenu 2011-8-16 20:05
[求助] 求助：综合后在载sdf的问题	xiaosha921 2011-8-16	22572	xiaosha921 2011-8-16 20:04
[求助] EDK中的软件部分到modelsim中仿真输出老是为0啊，不知道哪出了问题	kellyme 2010-10-28	44311	飞的更高8 2011-8-16 16:54
[求助] TDP Memory	sunyuanxin 2011-7-25	21921	gangersun 2011-8-16 13:45
[求助] VCS这些提示是什么意思？	ohgreat 2011-8-16	02607	ohgreat 2011-8-16 13:05
[求助] 为什么全局时钟可以提供无偏斜的时钟信号？ ...2	cleocss 2010-8-12	125250	651673157 2011-8-16 10:26

1 ... 644 645 646 647648649 650 651 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31031|排名: 9

快速发帖

浏览过的版块

站长推荐 /2