EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 644 645 646 647648649 650 651 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 关于nand flash	adu5229543 2011-9-7	32191	cxgu_wx 2011-9-9 23:50
[求助] 三分频电路跑不到100MHz？求高人解答 ...2	V116 2011-8-26	127450	V116 2011-9-9 17:10
[求助] VCS跑VMM的问题？？	icfans3 2011-9-1	33653	solarwafer 2011-9-9 09:26
[求助] 请教一下RTL综合图中有的是实现有的是虚线请问是怎么回事呢？	yanzhengkuaile 2011-9-8	02347	yanzhengkuaile 2011-9-8 10:03
[原创] FPGA板块招募版主	jackzhang 2011-9-5	52824	jackzhang 2011-9-8 09:39
各位大虾谁知道哪里有支持5V(不是电源电压)信号电平的FPGA	孔乙己 2006-4-3	33305	1988saladin 2011-9-7 16:21
俺也来一个！ jiangld@szicc.com.cn (无内容)	jiangmo100 2003-10-28	12330	125191360 2011-9-7 15:04
[求助] 请问由ise生成的PCIE 1.4硬核中的2.5G时钟是哪来的？	极寒领域 2011-9-7	22727	极寒领域 2011-9-7 14:04
[求助] 关于DSP Builder生成HDL代码的问题	jackyuqian 2011-9-6	12199	gaurson 2011-9-7 12:43
[求助] 关于FPGA约束的问题	emaklutz 2011-9-5	74231	emaklutz 2011-9-7 11:25
[求助] 关于nand flash读写	lyzhpg 2011-9-7	05013	lyzhpg 2011-9-7 10:10
[求助] 求助一道逻辑题	lhlhualin 2011-9-5	84833	xiaoli055 2011-9-6 16:31
[求助] 异步fifo测试程序求助	xidianty 2011-9-6	12267	rice973 2011-9-6 13:15
【活动】每月一个项目，自由开发，经验共享——4月：“DDS 信号发生器” ...2	kobegpfan 2009-4-9	106279	zouyucqu2005 2011-9-6 12:24
[求助] ！！！FPGA时钟问题求教！！！急！！！ ...2 3	netshell 2011-5-20	248752	icemanlv008 2011-9-6 11:16
[求助] 想请教一下FPGA中的LUT和DFF都是用在verilog中的什么语句情况中呢？	yanzhengkuaile 2011-9-6	46715	yanzhengkuaile 2011-9-6 11:09
[求助] 求助一个verilog语法问题~请大家帮我	yanzhengkuaile 2011-8-29	32490	yanzhengkuaile 2011-9-6 10:05
[活动] 参加2011赛灵思(Xilinx) FPGA最新课程技术研讨会，送16G U盘并参与iPad2抽奖 ...2 3	jackzhang 2011-8-16	269410	mning_master 2011-9-6 09:01
[求助] STA，report_timing遇见 no constraint的错误	sages 2011-9-5	01651	sages 2011-9-5 22:59
[求助] I2C中速率的设置问题	刺猬精灵 2011-9-5	68462	buley 2011-9-5 22:59
[讨论] 关于ISE综合中的时钟和普通信号问题	leozh 2011-8-30	43703	leozh 2011-9-5 21:57
[求助] 求助。关于quartus综合后，出现的时钟建立时间为负的情况	xiaoli055 2011-9-2	39605	xiaoli055 2011-9-5 19:37
[求助] TLV320AIC32芯片的配置问题	beifengwx1100 2011-9-4	54487	falloutmx 2011-9-5 15:50
[求助] 关于时钟的问题：分频后的时钟可以与原时钟一起用吗？ ...2	追天鹅的青蛙 2011-7-6	126233	buley 2011-9-5 15:18
[原创] DC安装的问题－－求解！！！	armor 2010-4-4	32641	remnant 2011-9-4 22:48
求助verilog代码--串行数据检测	urol 2008-6-16	74224	hugetable2004 2011-9-4 20:32
[求助] 寻求VCS 能够支持system verilog 的license	creese 2011-9-4	14034	demonsolar 2011-9-4 20:15
[求助] quartus 综合和布线执行不下去了，各位有没有遇到类似的情况	ffbone 2011-9-4	12703	hugetable2004 2011-9-4 20:06
[求助] 关于FIR滤波器的问题	blueandy 2011-9-3	53203	hugetable2004 2011-9-4 20:01
[求助] 关于DDS二进制数据出来后如何让生成图像呢 ...2	sarah.china 2011-8-30	127158	guoyu 2011-9-4 10:46
[求助] 请问standalone BSP上跑的是什么系统，谢谢！	smeiyang 2011-9-3	02039	smeiyang 2011-9-3 14:30
[讨论] 使用自定时技术降低毛刺传播深度	zjl840928 2011-9-2	02141	zjl840928 2011-9-2 17:36
[求助] spartan 6 bufio2用法	110500623 2011-9-1	47424	110500623 2011-9-2 17:02
[求助] 谁用过射频芯片可以输出350-500MHz 模拟信号？	laokai 2011-9-2	32382	laokai 2011-9-2 16:20
[求助] 请教什么样的时钟才是好的时钟？怎样判定时钟信号的好坏？	zhtxwd 2011-8-18	67138	zhtxwd 2011-9-2 15:49

1 ... 644 645 646 647648649 650 651 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

快速发帖

浏览过的版块

站长推荐 /1