EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 647 648 649 650651652 653 654 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] altera新建工程时device的选择	wdzic_fbb 2011-8-22	214850	wdzic_fbb 2011-8-22 17:30
[求助] 仿真EDK时的问题，请教	gg9132qq 2011-8-20	34684	飞的更高8 2011-8-22 16:54
DFT疑问	lixuedong8000 2008-3-30	63688	srouyang 2011-8-22 15:19
[求助] 请教SPI接口 AT93C46的使用	yuanguangyi 2011-8-22	02357	yuanguangyi 2011-8-22 11:46
[求助] 请教，chipscope的ila和vio有什么区别	tangaoxi 2011-8-20	24102	110500623 2011-8-22 11:27
[求助] 请问我这个switch的设计是可以实现的吗？	greenhope 2011-8-21	02273	greenhope 2011-8-21 21:47
[原创] .vp文件仿真问题请教	jekky888888 2011-8-21	03060	jekky888888 2011-8-21 13:46
[求助] 关于时序与组合逻辑 ...2 3	shxr 2010-7-12	257991	wzl540 2011-8-21 13:42
[原创] 自己的ARM	hlh123456 2011-8-21	02790	hlh123456 2011-8-21 08:29
[求助] [求助]Xilinx管脚约束的问题	hoohxy437 2011-8-19	13295	wy0619 2011-8-20 12:14
[求助] 自己做了51IP核，但似乎程序启动不了	zhgjia318423 2011-8-19	52729	zhgjia318423 2011-8-20 09:38
FPGA外围电路 ...2 3	caoyang8220 2008-3-29	297162	iap3x3 2011-8-20 09:05
[求助] ML505 开发板谁做个与PC数据通讯呀？	lhlhualin 2011-8-19	02804	lhlhualin 2011-8-19 22:23
[求助] 写好的模块，单独运行时可以正常执行，合在一起运行时就不出现像了，求高手指点。 ...2	ZISON 2011-7-22	156445	小小子 2011-8-19 22:03
[求助] dc中setup中的信息填写	solinger 2011-8-19	12833	小小子 2011-8-19 22:00
[求助] RTL图中的加法器	sunyuanxin 2011-8-17	22882	sunyuanxin 2011-8-19 16:38
[讨论] verilog语法中的for循环的应用 ...2 3	xiangeryong333 2011-8-16	239774	xiangeryong333 2011-8-19 13:48
有偿寻求SATA指点	tyj0423 2009-12-4	12563	littlebag 2011-8-19 13:44
[求助] VHDL的建立时间如何在程序中体现	hou0372 2011-8-18	12578	gaurson 2011-8-19 13:10
[求助] ddr系列走线等长的由来？	geming21 2011-8-18	33629	geming21 2011-8-19 13:09
[原创] 关于FPGA职业的一些提问 ...2	suxilong 2011-8-17	106018	lvlv2011 2011-8-19 12:43
DC的topographical模式，找不到core site	caesars82 2009-12-4	35756	windwalk 2011-8-18 17:20
[求助] 在quartus中，如何将管脚设置成开漏	hellocai 2011-7-28	34755	saiweili 2011-8-18 17:08
[求助] 验证一个模块去搭建环境的时候怎么去判断哪个用主设备哪个用副设备	wdm518 2011-7-29	62988	saiweili 2011-8-18 17:05
[求助] 求助：如何计算一个32位二进制序列中1的个数	zya1314125 2011-5-8	43608	realbeijia 2011-8-18 15:36
[求助] 工作中用FPGA 年了，一点感受 ...2 3 4 5 6	wyqkiss 2010-7-3	5917120	snowinmoon 2011-8-18 15:14
[求助] VHDL关于std_logic与integer的关系	bailin7134 2011-8-15	44428	snowinmoon 2011-8-18 15:01
[求助] altera模块仿真后就是不出值啊 ...2	kknd2009 2011-8-16	124723	kknd2009 2011-8-18 10:56
并串转换的verilog例子? ...2	angelzhang 2004-8-16	138307	wanghao2202 2011-8-18 10:07
[求助] Verilog 开发工具	Turbo_Jet 2011-8-17	33393	alpharay 2011-8-18 08:35
[求助] 向大虾请教FPGA 管脚问题	misrig001 2011-8-17	22922	huanguestc002 2011-8-18 08:07
[原创] Verilog 中矢量端口的用法？求详细介绍	Civil86 2011-8-17	01807	Civil86 2011-8-17 20:57
[求助] VCS仿真器，是怎样处理信号强度竞争的？	micosin 2011-8-16	13013	zhq415758192 2011-8-17 20:27
[求助] FPGA中memory的作用？	gangersun 2011-8-16	25023	pkuwanfang 2011-8-17 16:15
[活动] 第一期活动快到期了，活动进展状态如何？请讲一下进度	jackzhang 2011-8-16	13228	shiyinjita 2011-8-17 12:47

1 ... 647 648 649 650651652 653 654 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1