在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6878|回复: 22

[求助] 跨时钟域,数据传递,请高手指点!!!!

[复制链接]
发表于 2011-9-21 19:48:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sdustyj 于 2011-9-21 21:20 编辑

我遇到这样一个问题:
片上ram的时钟是clk,位宽是64bits,
片外sdram的时钟是sd_clk,位宽是32bits

现在要在片上和片外传递数据,
1)将片上ram里的数据存到片外sdram中去
2)将片外sdram里的数据读入到片内,但是不用存入片上ram里。
clk和sd_clk的关系不确定,考虑:a)将clk二分频后给sd_ram用;b)clk和sd_clk完全异步,但是clk一定会比sd_clk快。

请问,时钟方案 a) 和 b)那种方案要好一点呢?具体要怎么解决呢?
今天看了一天的跨时钟域设计文档,脑袋都有点大了。O(∩_∩)O谢谢!!!

另外,如果把clk二分频后给sd_clk这个算是跨时钟域吗?好像有文档提到过这样不算是跨时钟域。
发表于 2011-9-21 19:51:11 | 显示全部楼层
有软件参与就好办,如果没有软件可以考虑fifo
 楼主| 发表于 2011-9-21 20:01:58 | 显示全部楼层
本帖最后由 sdustyj 于 2011-9-21 20:07 编辑




    请问有软件参与是什么意思,有cpu用总线吗?
    再就是,用时钟方案a的话,就是直接传,只用寄存器打拍可以吗?O(∩_∩)O谢谢!!!!!!
发表于 2011-9-21 20:11:37 | 显示全部楼层
回复 3# sdustyj


    SDRAM读取latency比较大,你要控制好节拍
发表于 2011-9-21 20:41:58 | 显示全部楼层
sd_clk比clk速度快吧?如果比clk还慢,直接用clk就好了,用一个时钟多好。
发表于 2011-9-21 20:44:42 | 显示全部楼层
在线关注中。。。
 楼主| 发表于 2011-9-21 21:28:37 | 显示全部楼层


sd_clk比clk速度快吧?如果比clk还慢,直接用clk就好了,用一个时钟多好。
rice973 发表于 2011-9-21 20:41




    怎么讲呢?是sdram的时钟可能比我的片上时钟要慢呀!我片上时钟可能是250MHz, sdram没这么快的吧。
发表于 2011-9-21 21:57:42 | 显示全部楼层
个人建议两个时钟完全异步处理,干净利索。
 楼主| 发表于 2011-9-21 22:07:45 | 显示全部楼层


个人建议两个时钟完全异步处理,干净利索。
acgoal 发表于 2011-9-21 21:57



版大是建议clk和sd_clk是两个完全不相干的信号。麻烦版大讲详细点思路吧,第一次接触这样的问题,看资料完全没有头绪。
O(∩_∩)O谢谢了!!
发表于 2011-9-21 22:23:17 | 显示全部楼层
回复 9# sdustyj


    纯异步时钟处理的话,有一些好处。
1. 外部SDRAM的时钟完全不受内部时钟的干预,便于以后系统调试和应用,假如你做2分频,那么如果要调整外部SDRAM时钟,势必影响到内部时钟。反之亦然。所以,纯异步处理可以提高系统的可扩展性。
2. 从根本上来说,这两个时钟本来就没什么关系,何不纯异步处理呢。如果用2分频的方法来做,的确,有些技术文档和设计中认为2分频可以认为是同步时钟域,但是这要靠综合软件的干预,在综合的约束和后仿,以及时序分析中要特别关注,如果对这一块没有经验,怕容易马虎过去而导致系统不稳定。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-18 03:37 , Processed in 0.023544 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表