在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
一道数字面试题目,怎么做?  ...23 sanmuuncle 2007-12-26 2911100 alice19861211 2011-7-18 11:28
请问Verilog 的 include的编写  ...2 yam709394 2009-9-9 129678 xinchen.tang 2011-7-18 10:41
关于DCM时钟管理器的LOCKED引脚 ljsu0203 2009-10-21 55771 xinchen.tang 2011-7-18 10:35
[原创] 除法器 njithjw 2011-7-17 03260 njithjw 2011-7-17 20:38
[求助] 请教关于fpga图像阈值处理 razor- 2011-7-9 84166 razor- 2011-7-17 10:54
[求助] 哪位仁兄帮忙推荐学习XILINX的好资料 jingshutao 2011-7-15 22109 kisshx 2011-7-17 09:48
[求助] 数字信号放大与缩小 110500623 2011-7-12 52783 lxza521 2011-7-16 12:31
[求助] modelsim SE 6.6e 添加库 longlyice 2011-6-20 35477 ruixiang612 2011-7-16 08:11
TD-SCDMA系统中的载波频率估计方法 attachment cqm239 2008-3-14 12516 walkingsun 2011-7-15 22:07
[求助] 请教EPM9320下载程序的问题 cuts 2011-7-9 13146 cuts 2011-7-15 21:58
[求助] ram ip核 sunyuanxin 2011-7-15 12637 Lawee 2011-7-15 18:18
[求助] LVDS 电平标准问题 xxx79 2011-7-6 34505 justshuashua 2011-7-15 14:20
[求助] verilog 2001风格问题 microsofthard 2011-2-24 43288 warmheard 2011-7-15 13:14
[求助] Cadence Encounter Conformal  ...2 samdsss 2010-1-22 157896 kingmomo0007 2011-7-15 00:22
[求助] xilinx 综合出现signals are not completely routed 飞的更高8 2011-7-13 37217 njithjw 2011-7-14 23:30
[求助] modelsim仿真 Xilinx Ram时 找不到 BLK_MEM_GEN_V2_7 attach_img zya1314125 2011-6-1 67126 Lawee 2011-7-14 18:34
[求助] 接口.原理图 attach_img forlsy 2011-7-13 22801 Lawee 2011-7-14 10:21
请问xilinx乘法器对有符号数的一个问题   lyu 2004-2-15 33224 lhlhualin 2011-7-13 22:11
[求助] 初学 verilog 求助 xidianty 2011-7-13 42965 lhlhualin 2011-7-13 22:07
[原创] 例化altera的altgx Ip核 attach_img 天天PDF 2011-7-13 312381 njithjw 2011-7-13 20:48
[求助] (请帮我出个主意)围绕什么课题可以学好数字IC设计?  ...2 lzd 2011-7-9 105713 dlb05061131 2011-7-13 10:53
[求助] 求助关于FPGA下载程序后引脚电平问题! 562023030 2011-5-19 95452 falloutmx 2011-7-13 10:25
[求助] 【求助讨论】一个简单的关于时序的问题 attach_img  ...23 lvlv2011 2011-7-5 218446 rice973 2011-7-13 10:13
[求助] 请问数字ic设计能否有这样的一根wire ltx20000 2011-7-11 42891 jerry365 2011-7-13 07:02
[求助] 请问数字我要实现双向该怎么办 ltx20000 2011-7-12 52552 laokai 2011-7-12 23:07
请教verilog-xl中生成fsdb的问题 yuyb2006 2007-3-16 45220 laokai 2011-7-12 23:01
[讨论] 大家在做前端时有没遇到非要用异步设计的时候?  ...2 ohgreat 2011-7-7 125235 lhlhualin 2011-7-12 22:13
[求助] Gate array(像FPGA)设计属于Structured ASIC吗? chris_li 2011-7-11 23548 gaurson 2011-7-12 13:09
[原创] altra ip核 天天PDF 2011-6-23 53507 a0000444 2011-7-12 12:32
[讨论] 有谁知道Altera的IP怎么卖的啊? asyou 2011-6-30 93621 a0000444 2011-7-12 12:27
[讨论] 双向端口verilog 这样写 会游什么问题? jonathanhys5 2011-7-7 93440 luxyth 2011-7-12 00:29
请教:ModelSim 不能显示$display内容? chkmin 2008-9-15 85279 zhunh 2011-7-11 19:54
[求助] 请教这本书 ”FPGA应用开发入门与典型实例“的光盘的问题 wcabcdkk 2010-8-20 42751 whoishannah543 2011-7-11 18:47
[求助] XILINX时钟错误,求助 shiyinjita 2011-7-7 95175 yanfabao 2011-7-11 18:39
[求助] 小弟学习FPGA走入了死区,恳请大家帮忙,谢谢……  ...2 ZISON 2011-7-5 165742 whoishannah543 2011-7-11 17:00
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-19 02:55 , Processed in 0.058574 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块