数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31230|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 650 651 652 653654655 656 657 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ddr系列走线等长的由来？	geming21 2011-8-18	33736	geming21 2011-8-19 13:09
[原创] 关于FPGA职业的一些提问 ...2	suxilong 2011-8-17	106242	lvlv2011 2011-8-19 12:43
DC的topographical模式，找不到core site	caesars82 2009-12-4	35850	windwalk 2011-8-18 17:20
[求助] 在quartus中，如何将管脚设置成开漏	hellocai 2011-7-28	34886	saiweili 2011-8-18 17:08
[求助] 验证一个模块去搭建环境的时候怎么去判断哪个用主设备哪个用副设备	wdm518 2011-7-29	63093	saiweili 2011-8-18 17:05
[求助] 求助：如何计算一个32位二进制序列中1的个数	zya1314125 2011-5-8	43722	realbeijia 2011-8-18 15:36
[求助] 工作中用FPGA 年了，一点感受 ...2 3 4 5 6	wyqkiss 2010-7-3	5918114	snowinmoon 2011-8-18 15:14
[求助] VHDL关于std_logic与integer的关系	bailin7134 2011-8-15	44523	snowinmoon 2011-8-18 15:01
[求助] altera模块仿真后就是不出值啊 ...2	kknd2009 2011-8-16	124960	kknd2009 2011-8-18 10:56
并串转换的verilog例子? ...2	angelzhang 2004-8-16	138505	wanghao2202 2011-8-18 10:07
[求助] Verilog 开发工具	Turbo_Jet 2011-8-17	33519	alpharay 2011-8-18 08:35
[求助] 向大虾请教FPGA 管脚问题	misrig001 2011-8-17	23037	huanguestc002 2011-8-18 08:07
[原创] Verilog 中矢量端口的用法？求详细介绍	Civil86 2011-8-17	01836	Civil86 2011-8-17 20:57
[求助] VCS仿真器，是怎样处理信号强度竞争的？	micosin 2011-8-16	13084	zhq415758192 2011-8-17 20:27
[求助] FPGA中memory的作用？	gangersun 2011-8-16	25137	pkuwanfang 2011-8-17 16:15
[活动] 第一期活动快到期了，活动进展状态如何？请讲一下进度	jackzhang 2011-8-16	13292	shiyinjita 2011-8-17 12:47
请教各位大虾，使用XILINX生成FIFO时应该使用Block RAM 还是Distributed RAM? (无内容	jamyce 2004-2-25	98238	wy0619 2011-8-17 12:37
[求助] IDDR原语问题求教	dpdd 2011-8-16	110006	dpdd 2011-8-17 10:18
[求助] vcs软件问题	leduc 2011-8-17	14638	317095564 2011-8-17 10:01
[讨论] 如何真正做到随机化验证	bandit 2011-8-15	32658	xianrenwang 2011-8-16 23:04
[求助] Xilinx EDKchipscope	飞的更高8 2011-8-14	15207	飞的更高8 2011-8-16 20:50
[求助] 了解nios ii 的memory test的大侠进来一下	zhenu 2011-8-16	01915	zhenu 2011-8-16 20:05
[求助] 求助：综合后在载sdf的问题	xiaosha921 2011-8-16	22840	xiaosha921 2011-8-16 20:04
[求助] EDK中的软件部分到modelsim中仿真输出老是为0啊，不知道哪出了问题	kellyme 2010-10-28	44485	飞的更高8 2011-8-16 16:54
[求助] TDP Memory	sunyuanxin 2011-7-25	22145	gangersun 2011-8-16 13:45
[求助] VCS这些提示是什么意思？	ohgreat 2011-8-16	02784	ohgreat 2011-8-16 13:05
[求助] 为什么全局时钟可以提供无偏斜的时钟信号？ ...2	cleocss 2010-8-12	125742	651673157 2011-8-16 10:26
[求助] 对于set_max_delay这个约束的一点疑问, 请大大解惑。	chris_li 2011-8-13	48563	ertss 2011-8-16 10:22
[原创] 请教开发板上的usb	xiangeryong333 2011-8-13	23110	xiangeryong333 2011-8-16 09:46
[求助] 给FPGA的某个io输入高阻态，FPGA检测到的是什么？	psd0208 2011-7-20	98318	gangersun 2011-8-16 08:15
[求助] ISE 使用方法请教	leozh 2011-8-15	43149	leozh 2011-8-15 22:02
[求助] 请教形式验证的问题	lordback 2011-6-14	22573	cocoqoo 2011-8-15 20:50
[原创] 请教：xilinxFPGA中能否实现分级时钟约束？ ...2	huhululu1 2009-12-31	175955	addr 2011-8-15 20:38
[讨论] lx9这款板子有点太矬了吧	wanna 2011-7-12	86081	zhlwsh 2011-8-15 14:28
[求助] 由频谱恢复信号的采样速率选择	飞天老藤 2011-8-13	32918	飞天老藤 2011-8-14 19:13

1 ... 650 651 652 653654655 656 657 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31230|排名: 9

快速发帖

浏览过的版块

站长推荐 /2