关于FIR滤波器的问题

blueandy · 发表于 2011-9-3 15:36:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，最近我在用FPGA来实现32阶的FIR滤波器的。现在遇到了以下一个问题，希望大家能够给点建议或者方法，谢谢了。
此处我在实现32阶FIR时，采用的是DA算法，并自己编写代码实现的。当然实现DA算法对应的查找表LUT有很多种方法，此处我希望能够通过三态门和超前进位加法器来实现（看了一下有关文献，说是这种方法还是挺好的）。其中实现的基本结构图为图片所示：

现在的问题是不知道怎样用Verilog语言实现结构图中的三态门和超前进位加法器的。

（其中，假设x[x=0],x[x=1].........均为一位二进制数，而c0,c1,c2,c3均为8位二进制数）
具体超前进位加法器需要自己代码实现还是有相应的QuarusII自带宏功能啊，应该怎样实现这个结构啊。
希望大家给点建议，或者实现代码之类的。谢谢大家了

刺猬精灵 · 发表于 2011-9-3 21:25:08

assign out=(enb)?c0:1'bz这就是实现三态。

hover99 · 发表于 2011-9-3 21:38:11

三态门的使用是有严格限制的。

blueandy · 发表于 2011-9-3 22:39:32

回复 2# 刺猬精灵

谢谢您的回复，
这个三态门的实现是很简单的，不过，这个三态门的输出可以直接加到后面的超前进位加法器作为输入吗？
当这个三态门输出为高阻态时，相对于后面的超前进位加法器应该怎样计算，取舍啊？
还有这个超前进位加法器怎样实现啊，是需要通过代码自己在重新编写一个，还是有现成的宏模块的？
谢谢了！

blueandy · 发表于 2011-9-4 16:27:29

自己顶一下

hugetable2004 · 发表于 2011-9-4 20:01:06

assign out=(enb)?c0:1'bz这就是实现三态?

[求助] 关于FIR滤波器的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2