求助verilog代码--串行数据检测

urol · 发表于 2008-6-16 17:01:09

您需要登录才可以下载或查看，没有账号？注册

x

题目要求：
在输入的串行数据码流中含有F6F6F6282828图案，要求从输入的中检测该图案，并进行串/并转换设计,时钟频率为80MHz。

最好有完整的程序代码和测试激励代码

谢了

urol · 发表于 2008-6-16 17:35:45

救命啊~~~怎么没人回复我

huazai1984 · 发表于 2008-7-21 17:25:45

找本教材看看吧！

yongjiefan · 发表于 2008-8-15 00:44:19

叫人直接写给你也太狠了吧

rtems · 发表于 2008-8-15 16:10:51

顶多30行代码，还是自己练习练习吧。

zhouzhiming6030 · 发表于 2011-8-22 10:18:36

我也想要啊有测试代码的更好

hugetable2004 · 发表于 2011-9-4 20:30:18

找本教材看看吧！

hugetable2004 · 发表于 2011-9-4 20:32:01

找本教材看看吧！

站长推荐 /2