在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1946|回复: 1

[求助] 异步fifo测试程序求助

[复制链接]
发表于 2011-9-6 11:35:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人这两天看Clifford E. Cummings写的异步fifo type2,是用象限法判断的,觉着差不多懂了,把源码拷贝进去,然后写测试程序,但发现波形中的读写指针都不走啊,求助各位!文章中的结构是这样的: QQ截图未命名.jpg 附上测试代码,各位看看代码是不是有问题啊:
module fifo2_test;


// Inputs

reg [7:0] wdata;

reg winc;

reg wclk;

reg wrst_n;

reg rinc;

reg rclk;

reg rrst_n;


// Outputs

wire [7:0] rdata;

wire wfull;

wire rempty;


// Instantiate the Unit Under Test (UUT)

fifo2 uut (

.rdata(rdata),

.wfull(wfull),

.rempty(rempty),

.wdata(wdata),

.winc(winc),

.wclk(wclk),

.wrst_n(wrst_n),

.rinc(rinc),

.rclk(rclk),

.rrst_n(rrst_n)

);


initial begin

// Initialize Inputs

wdata = 0;

//winc = 0;

//wclk = 0;

//wrst_n = 0;

rinc = 0;

rclk = 0;

rrst_n = 0;
      end

// Wait 100 ns for global reset to finish





// Add stimulus here

initial begin

wclk=0;

forever //generate wclk singal

#10

wclk=!wclk;

end



initial begin

winc=0;

#100

winc=1 ;

end















//forever//generate rclk singal

//begin

//#10;

//rclk=~rclk;

//end



initial begin

wrst_n=1;

#50 wrst_n=0;

end







initial begin

rrst_n=1;

#80

rrst_n=0;

end





initial begin

rinc=0;

#150

rinc=1;

end



initial begin

rclk=0;

forever

#20
      rclk=!rclk;
      end




initial

begin

wdata=0;

#100


        @(posedge wclk) wdata=01101100;

     @(posedge wclk) #0 wdata=01111111;

     @(posedge wclk) #0 wdata=10000000;

     @(posedge wclk) #0 wdata=11111000;

     @(posedge wclk) #0 wdata=10100001;

     @(posedge wclk) #0 wdata=11100011;

     @(posedge wclk) #0 wdata=10011011;

     @(posedge wclk) #0 wdata=10110111;

     @(posedge wclk) #0 wdata=01111000;

     @(posedge wclk) #0 wdata=11100111;



        @(posedge wclk) wdata=01101101;

     @(posedge wclk) #0 wdata=11111111;

     @(posedge wclk) #0 wdata=10110000;

     @(posedge wclk) #0 wdata=11111100;

     @(posedge wclk) #0 wdata=10100011;

     @(posedge wclk) #0 wdata=1110111;

     @(posedge wclk) #0 wdata=10011011;

     @(posedge wclk) #0 wdata=10110111;

     @(posedge wclk) #0 wdata=01111010;

     @(posedge wclk) #0 wdata=11101111;







end

endmodule
发表于 2011-9-6 13:15:01 | 显示全部楼层
wrst_n这样命名,应该是低电平有效吧,你把作为高电平有效了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 15:14 , Processed in 0.064097 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表